JP3050027B2 - Encoder pulse count circuit - Google Patents
Encoder pulse count circuitInfo
- Publication number
- JP3050027B2 JP3050027B2 JP5332922A JP33292293A JP3050027B2 JP 3050027 B2 JP3050027 B2 JP 3050027B2 JP 5332922 A JP5332922 A JP 5332922A JP 33292293 A JP33292293 A JP 33292293A JP 3050027 B2 JP3050027 B2 JP 3050027B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- encoder
- pulse
- rotation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はエンコーダのインクリメ
ンタル信号であるA相,B相の1回転パルス数をカウン
トする方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system for counting the number of A-phase and B-phase rotation pulses which are incremental signals of an encoder.
【0002】[0002]
【従来の技術】従来のカウント方式を図2に示す。図2
において、1はB相パルス数カウンタ、2はエンコー
ダ、3はA相、4はB相、5はZ相、6はA相パルス数
カウンタ、7はゲート生成回路である。2. Description of the Related Art FIG. 2 shows a conventional counting method. FIG.
1, 1 is a B-phase pulse number counter, 2 is an encoder, 3 is an A-phase, 4 is a B-phase, 5 is a Z-phase, 6 is an A-phase pulse number counter, and 7 is a gate generation circuit.
【0003】また、エンコーダのA相,B相,Z相パル
スのタイミング図を図3に示す。図3において、8はZ
相、9はA相、10は回転方向がCCW時のB相、11
は回転方向がCW時のB相である。ただし、TはA相,
B相の周期、t1はA相の立ち上がりエッジからB相の
立ち上がりエッジまでの時間、t2はB相の立ち上がり
エッジからA相の立ち下がりエッジまでの時間、t3は
A相の立ち下がりエッジからB相の立ち下がりエッジま
での時間、t4はB相の立ち下がりエッジからA相の立
ち上がりエッジまでの時間である。TzはZ相のパルス
幅であり、TzhはA相のHレベル幅のセンター位置よ
りZ相の立ち上がりエッジ,立ち下がりエッジまでの時
間である。(表1)に詳細タイミングを示す。FIG. 3 shows a timing chart of the A-phase, B-phase, and Z-phase pulses of the encoder. In FIG. 3, 8 is Z
Phase, 9 is A phase, 10 is B phase when the rotation direction is CCW, 11
Is the B phase when the rotation direction is CW. Where T is A phase,
B phase period, t 1 is the time from the rising edge of A phase to the rising edge of B phase, t 2 is the time from the rising edge of B phase to the falling edge of A phase, t 3 is the falling edge of A phase The time from the edge to the falling edge of the B phase, t 4 is the time from the falling edge of the B phase to the rising edge of the A phase. Tz is the pulse width of the Z phase, and Tzh is the time from the center position of the H level width of the A phase to the rising edge and the falling edge of the Z phase. (Table 1) shows the detailed timing.
【0004】[0004]
【表1】 [Table 1]
【0005】以下に、従来方式の原理について説明す
る。一般にZ相は1回転に1パルスのみ出力されるた
め、ゲート生成回路7はZ相の立ち上がりエッジから次
に来るZ相の立ち上がりエッジまで、ゲート信号をon
して、A相パルス数カウンタ6とB相パルス数カウンタ
1に出力する。カウンタ1,6はこのゲート信号がon
している時間のみ、A相,B相をカウントすることによ
り1回転パルス数をカウントしている。[0005] The principle of the conventional system will be described below. Generally, only one pulse is output in one rotation of the Z phase, so the gate generation circuit 7 turns on the gate signal from the rising edge of the Z phase to the rising edge of the next Z phase.
Then, it outputs to the A-phase pulse number counter 6 and the B-phase pulse number counter 1. Counters 1 and 6 turn on this gate signal.
Only during this time, the number of one rotation pulse is counted by counting the A phase and the B phase.
【0006】[0006]
【発明が解決しようとする課題】しかしながらZ相とA
相,B相のタイミングは(表1)の関係にあるため、Z
相の立ち上がりエッジとA相,B相の立ち上がりエッジ
がクロスしてしまう場合がある。ゆえに従来方式では、
ゲート信号の立ち上がりエッジとA相,B相のエッジが
クロスすることによってA相またはB相の最初、もしく
は最後の1パルスをミスカウントする可能性があり、本
来の1回転パルス数Nに対してN±1になり非常に不安
定であった。However, Z phase and A
Since the timings of the phase and the B phase are in the relationship shown in (Table 1), Z
In some cases, the rising edges of the phases cross the rising edges of the A and B phases. Therefore, in the conventional method,
When the rising edge of the gate signal crosses the A-phase and B-phase edges, the first or last pulse of the A-phase or the B-phase may be miscounted. It became N ± 1 and was very unstable.
【0007】本発明は上記問題点を解決するもので、Z
相とA相,B相のタイミングに関係なく、安定したゲー
ト信号を生成することを目的とする。[0007] The present invention solves the above-mentioned problems.
An object of the present invention is to generate a stable gate signal regardless of the timing of the phase, the A phase, and the B phase.
【0008】[0008]
【課題を解決するための手段】この目的を達成するため
に本発明のカウント回路は、ゲート回路にZ相,B相を
入力し、カウンタのゲートタイミングをZ相がHiレベ
ル時のB相の立ち上がりエッジにて行うことを特徴とし
たカウンタ回路である。In order to achieve this object, a count circuit according to the present invention inputs a Z-phase and a B-phase to a gate circuit, and sets the gate timing of the counter to the B-phase when the Z-phase is at Hi level. This is a counter circuit characterized by being performed at a rising edge.
【0009】[0009]
【作用】エンコーダがCCW回転のとき(図3)、Z相
パルス幅の中央付近にB相の立ち上がりエッジがくるた
め、このエッジにてゲートをon/offすれば、Z相
の位相に関係なく常に安定した位置でゲート信号を生成
することができる。また、回転方向が反対(CW方向)
の時は、B相の位相がCCW回転時に比べて180度反
転しているため、B相信号を論理反転させれば同様の方
法にてゲート信号を生成することができる。When the encoder rotates in the CCW direction (FIG. 3), a rising edge of the B-phase comes near the center of the Z-phase pulse width. If the gate is turned on / off at this edge, regardless of the phase of the Z-phase. A gate signal can always be generated at a stable position. The direction of rotation is opposite (CW direction)
At this time, the phase of the B phase is inverted by 180 degrees compared to the CCW rotation, so that the gate signal can be generated in the same manner by logically inverting the B phase signal.
【0010】[0010]
【実施例】以下、本発明の一実施例について説明する。An embodiment of the present invention will be described below.
【0011】図1は本発明の構成図である。図1におい
て、12はエンコーダ、13はA相信号、14はB相信
号、15はZ相信号、16は回転方向判別回路、17,
18は論理反転素子、19はセレクタ、20は回転方向
信号、21はA相パルス数カウンタ、22はB相パルス
数カウンタ、23はゲート生成回路、24はゲート信号
である。FIG. 1 is a block diagram of the present invention. In FIG. 1, 12 is an encoder, 13 is an A-phase signal, 14 is a B-phase signal, 15 is a Z-phase signal, 16 is a rotation direction discriminating circuit,
18 is a logic inversion element, 19 is a selector, 20 is a rotation direction signal, 21 is an A-phase pulse number counter, 22 is a B-phase pulse number counter, 23 is a gate generation circuit, and 24 is a gate signal.
【0012】この構成にて回転方向判別回路16はA
相,B相の位相差より回転方向を判別し、回転方向信号
20をセレクタ回路19に出力する。セレクタ回路19
はエンコーダがCCW回転時はB相信号をそのままCW
回転時にB相信号を論理反転させてゲート生成回路に出
力する。これにより、ゲート回路に入力されるZ相とB
相のタイミングは回転方向に関係なく図4のようにな
る。図4において25はZ相、26はA相、27はB
相、28はゲート信号である。ゲート回路23は、図4
におけるZ相25がHiレベル時のB相27の立ち上が
りエッジにてゲート信号28をon/offさせると、
ゲ−ト信号28の立ち上がり,立ち下がりエッジと、A
相の立ち上がりエッジ、B相の立ち下がりエッジがクロ
スすることがなくなる。よって、このゲート信号28が
Hiレベルの間にA相パルス数カウンタ21はA相の立
ち上がりエッジ、B相パルス数カウンタ22はB相の立
ち下がりエッジをカウントすれば回転方向Z相とA相,
B相位相差と無関係に1回転分のパルス数を正確にカウ
ントすることができる。ただし、ゲート信号28がon
している間に回転方向は変わらないものとする。In this configuration, the rotation direction determining circuit 16
The rotation direction is determined from the phase difference between the phases B and B, and a rotation direction signal 20 is output to the selector circuit 19. Selector circuit 19
Indicates that when the encoder is in CCW rotation, the B-phase signal is
During rotation, the B-phase signal is inverted and output to the gate generation circuit. As a result, the Z phase and B input to the gate circuit are
The phase timing is as shown in FIG. 4 regardless of the rotation direction. In FIG. 4, 25 is the Z phase, 26 is the A phase, 27 is B
Phase 28 is the gate signal. The gate circuit 23 is shown in FIG.
When the gate signal 28 is turned on / off at the rising edge of the B phase 27 when the Z phase 25 is at the Hi level,
The rising and falling edges of the gate signal 28;
The rising edge of the phase and the falling edge of the B phase do not cross. Therefore, if the A-phase pulse number counter 21 counts the rising edge of the A-phase and the B-phase pulse number counter 22 counts the falling edge of the B-phase while the gate signal 28 is at the Hi level, the rotation direction Z-phase and A-phase,
Regardless of the B-phase difference, the number of pulses for one rotation can be accurately counted. However, the gate signal 28 is on
During this operation, the direction of rotation shall not change.
【0013】[0013]
【発明の効果】以上のように本発明により、従来Z相と
A相,B相の位相差により不安定であった1回転パルス
数の測定がZ相とB相のタイミングを利用してカウンタ
ゲートをコントロールすることにより、ミスカウントな
く常に正確に測定できるようになった。As described above, according to the present invention, the measurement of the number of rotations per rotation, which was conventionally unstable due to the phase difference between the Z phase and the A and B phases, is performed by using the timing of the Z phase and the B phase. By controlling the gate, the measurement can always be performed accurately without any miscount.
【図1】本発明のエンコーダのパルスカウント回路を示
す図FIG. 1 is a diagram showing a pulse count circuit of an encoder according to the present invention.
【図2】従来のエンコーダのパルスカウント回路を示す
図FIG. 2 is a diagram showing a pulse count circuit of a conventional encoder.
【図3】エンコーダの出力信号タイミングチャートFIG. 3 is an output signal timing chart of an encoder.
【図4】本発明のゲート信号生成タイミングチャートFIG. 4 is a timing chart for generating a gate signal according to the present invention;
1,22 B相パルス数カウンタ 2,12 エンコーダ 3,9,13,26 A相 4,14,27 B相 5,8,15,25 Z相 6,21 A相パルス数カウンタ 7 ゲート生成回路 10 B相(CCW回転時) 11 B相(CW回転時) 16 回転方向判別回路 17,18 論理反転素子 19 セレクタ 20 回転方向信号 23 ゲート生成回路 24,28 ゲート信号 1,22 B phase pulse number counter 2,12 Encoder 3,9,13,26 A phase 4,14,27 B phase 5,8,15,25 Z phase 6,21 A phase pulse number counter 7 Gate generation circuit 10 B phase (during CCW rotation) 11 B phase (during CW rotation) 16 rotation direction discriminating circuit 17, 18 logic inversion element 19 selector 20 rotation direction signal 23 gate generation circuit 24, 28 gate signal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−37777(JP,A) 特開 平4−372820(JP,A) 特開 平5−280999(JP,A) 特開 昭51−130246(JP,A) 特開 平1−248020(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01D 5/00 - 5/252 G01D 5/39 - 5/62 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-54-37777 (JP, A) JP-A-4-372820 (JP, A) JP-A-5-280999 (JP, A) JP-A-51- 130246 (JP, A) JP-A-1-248020 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01D 5/00-5/252 G01D 5/39-5/62
Claims (2)
とB相および、1回転ごとに1パルスを発生するZ相を
備えたエンコーダより出力されるA相,B相のパルス数
をカウントするカウンタと、Z相,B相よりゲート信号
を発生するゲート回路を設けたエンコーダのパルスカウ
ント回路において、前記カウンタに、Z相がHiレベル
時のB相の立ち上がりエッジを使用したゲート信号を入
力することにより、エンコーダの1回転パルス数をカウ
ントすることを特徴としたエンコーダのパルスカウント
回路。1. The number of A-phase and B-phase pulses output from an encoder having an A-phase and a B-phase that outputs a plurality of pulses constant for one rotation and a Z-phase that generates one pulse for each rotation. In a pulse count circuit of an encoder provided with a counter for counting and a gate circuit for generating a gate signal from the Z phase and the B phase, a gate signal using a rising edge of the B phase when the Z phase is at a Hi level is supplied to the counter. A pulse counting circuit for an encoder, wherein the pulse counting circuit counts one rotation pulse of the encoder when input.
エンコーダの回転方向を検出し、回転方向が逆の場合B
相パルスを論理反転させて、前記パルスカウント回路へ
入力することを特徴とした請求項1記載のエンコーダの
パルスカウント回路。2. The method according to claim 1, wherein the rotation direction of the encoder is detected from the A and B phases output from the encoder.
2. The pulse counting circuit according to claim 1, wherein the phase pulse is logically inverted and input to the pulse counting circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5332922A JP3050027B2 (en) | 1993-12-27 | 1993-12-27 | Encoder pulse count circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5332922A JP3050027B2 (en) | 1993-12-27 | 1993-12-27 | Encoder pulse count circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07190807A JPH07190807A (en) | 1995-07-28 |
JP3050027B2 true JP3050027B2 (en) | 2000-06-05 |
Family
ID=18260313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5332922A Expired - Fee Related JP3050027B2 (en) | 1993-12-27 | 1993-12-27 | Encoder pulse count circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3050027B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102090900B1 (en) | 2018-08-03 | 2020-03-18 | 이승준 | Apparatus for withering plant |
KR200493703Y1 (en) | 2019-06-04 | 2021-05-21 | 박희정 | field plant root cutting device |
KR102418882B1 (en) * | 2019-12-11 | 2022-07-08 | 대한민국 | Weed-removing device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009153335A (en) * | 2007-12-21 | 2009-07-09 | Mitsuba Corp | Brushless servo motor |
CN110081910B (en) * | 2019-04-23 | 2021-06-22 | 福建睿能科技股份有限公司 | Signal modulation method, modulation system, demodulation method, demodulation system and embroidery machine |
-
1993
- 1993-12-27 JP JP5332922A patent/JP3050027B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102090900B1 (en) | 2018-08-03 | 2020-03-18 | 이승준 | Apparatus for withering plant |
KR200493703Y1 (en) | 2019-06-04 | 2021-05-21 | 박희정 | field plant root cutting device |
KR102418882B1 (en) * | 2019-12-11 | 2022-07-08 | 대한민국 | Weed-removing device |
Also Published As
Publication number | Publication date |
---|---|
JPH07190807A (en) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4882529A (en) | Pulse encoder | |
JP3050027B2 (en) | Encoder pulse count circuit | |
US5278481A (en) | Control of stepping motors | |
KR900002511B1 (en) | Speed detecting device | |
JPH07229910A (en) | Pulse counter circuit | |
JP3423789B2 (en) | Rotation direction detector | |
JPH04346069A (en) | Speed signal generating circuit | |
JPS6135974Y2 (en) | ||
KR100618555B1 (en) | Apparatus for detecting velocity of motor | |
JP3201238B2 (en) | Speed detector | |
JPH0620142Y2 (en) | Encoder disconnection detection circuit | |
JP3248143B2 (en) | Digital AC servo device | |
US4973959A (en) | Digital pulse circuit for processing successive pulses | |
JPH04285815A (en) | Position counter circuit of rotary encoder | |
JPH05322909A (en) | Rotating-speed detecting apparatus | |
JPH11252966A (en) | Motor speed control device | |
JPH0619368B2 (en) | Rotation direction pulse generation circuit | |
JPH05332788A (en) | Data processing device for rotary encoder | |
SU1387165A1 (en) | Device for programmed acceleration of stepping motor | |
JP2891472B2 (en) | Speed signal detection circuit | |
JPS62171480A (en) | Speed controller | |
JPH089670A (en) | Motor controller | |
JPH04329309A (en) | Generating method for absolute signal | |
JPS6127226Y2 (en) | ||
JPS6330716A (en) | Encoder apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |