JPS61214843A

JPS61214843A - 変調装置

Info

Publication number: JPS61214843A
Application number: JP60057138A
Authority: JP
Inventors: Yoshiaki Nagata; 善紀永田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-03-20
Filing date: 1985-03-20
Publication date: 1986-09-24
Also published as: JPH0580856B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、搬送波の振幅および位相を情報として用いる
変調方式において増幅器の非線形性を補償するために予
め通信信号波形を変形させて送出する変調装置に関する
。

（従来の技術）近年、電波資源がたりなくなってきていることから、無
線通信では周波数の有効利用を図るためにチャンネルの
狭帯域化が進んでいる。チャンネル帯域が狭くなれば、
帯域の広がるＦＭ等の非線形な変調方式よりは、線形な
変調方式の方が好ましい。これはディジタル伝送、アナ
ログ伝送を問わない、線形変調方式では増幅器の非線形
性による送信スペクトルの劣化および受信特性の劣化が
問題になる。

通常の増幅器の入出力非線形特性には第１０図に示すよ
うにＡＭ−ＡＭ変換と呼ばれる出力振幅の飽和特性と、
ＡＭ−ＰＭ変換と呼ばれる出力位相の入力振幅による変
化がある。入力振幅が飽和点から十分小きい点では、振
幅特性は直線であり位相の変化もない。しかしながら、
入力振幅が飽和点に近づくにつれて、出力振幅は飽和し
、出力位相は回転し始める。その結果として送信スペク
トルの劣化、および受信特性の劣化をまねく。

第７図（ａ）〜（ｄ）はこのような非線形増幅器の信号
に対する影響を１６値ＱＡＭを例に示している。第７図
（ａ）は本来あるべき送信信号の位相平面における信号
点分布であり、第７図（ｂ）はその時の送信スペクトル
分布である。第７図（Ｃ）は動作点を飽和レベルの近く
にしたときの増幅器出力の位相平面における信号点の分
布を示す。第７図（ｃ）の信号点は第７図（ａ）の信号
点に比して歪んでいる。この時の送信スペクトルは第７
図（ｄ）に示すように、３次および５次等奇数次の相互
変調成分が出て、隣接チャンネルへの干渉の原因となる
。また、受信機は第７図（ａ）の信号点が送られたもの
として判定を行うので、第７図（Ｃ）のような信号点が
送られると、小許な雑音によって誤りを起してしまい、
受信特性が劣化する。

送信スペクトル特性および受信特性の劣化を防ぐために
、このような増幅器の非線形性を補償する必要がある。

従来、このような非線形性を補償し、かつ増幅器特性の
時間変化をも補償するディジタル伝送用の手段として、
特公開−１０５６５８にあるものがある。第６図は従来
の適応線形化回路付変調装置のブロック図である。入力
端子６００からは送信データ系列が並列に入力する。第
６図中の結線上の斜線は複数の結線を示す。送信データ
系列は第１のメモリーであるランダム・アクセス・メモ
リー６１０　（ＲＡＭ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ
　Ｍｅｍｏｒｙ）　）及び、第２のメモリーであるリー
ド・オンリー・メモリー６２０４　ＲＯＭ　（Ｒｅａｄ
　０ｎｌｙ　Ｍｅｍｏｒｙ）　）のアドレスとなる。Ｒ
ＯＭ６２０には第７図（ａ）のような本来の信号点配置
が複素数数値として記憶諮れており、ＲＡＭ６１０の内
容は非線形増幅器出力が正しい信号点になる様に歪ませ
た値が同じく複素数値として入れられている。

ＲＡＭ６１０の出力はディジタル・アナログ変換器６３
０でアナログ信号に変換された後帯域制限フィルター６
３５で帯域制限きれ変調器６４０で発振器６５１の出力
を直交変調し端子６０１から非線形増幅器へ出力される
。ＲＡＭ６１０の内容を適応的に変化させるために、非
線形増幅器の出力を端子６０２から入力し復調器６６０
で発振器６５１の出力を用いて復調する。復調器６６０
で復調された信号は、アナログ・ディジタル変換器６７
０で複素ディジタル信号に変換される。この復調された
複素ディジタル信号をＲＯＭ６２０から読み出きれる本
来あるべき信号から減算回路６８０で減算し、その結果
を修正量発生回路６９０で一定係数に倍して（一般にｋ
は１より十分小言な値にする）、ＲＡＭ６１０から読み
出された出力に加算回路６９１で加える。もしも復調さ
れた値がＲＯＭ６２０からの本来あるべき値よりも大き
いときはＲＡＭ６１０の内容を小さくする様に制御し、
復調された値がＲＯＭ６２０からの本来あるべき値より
も小さいときはＲＡＭ６１０の内容を大きくする様に制
御する。この様にすることによって非線形増幅器の入出
力特性がたとえ変化しても、常に非線形増幅器の出力、
すなわち端子６０２からの入力信号が第７図（ａ）の様
に正しい信号点配置になる様にＲＡＭ６１０の内容を制
御することができる。

（発明が解決しようとする問題点）しかしながら、このような従来の方式では受信特性の劣
化を防ぐことはできても、送信スペクトルの劣化は防ぐ
ことはできない。

例えば、帯域制限された４確信号が第８図（ａ）の実線
のように示されるものとすると、増幅器により歪みを受
けたとき第８図（ａ）の破線のようになる。このような
軌跡の変化がスペクトルの劣化をまねく。ＲＡＭ６１０
は、各シンボル点での信号点を出力するだけであり、フ
ィルター６３５の出力は、第８図（ｂ）のようになる。

さらにこれに歪みが加わると、第８図（ｃ）の実線のよ
うになる。ところが本来あるべき信号軌跡である第８図
（ｅ）の破線とは一致しないから、送信スペクトルは十
分改善されない。なぜなら、第６図のような線形化回路
は、シンボル点での線形性のみを補償し、途中の軌跡ま
では補償していないからである。

さらに、第６図のような構成を用いるとディジタル信号
伝送にしか応用できない。

そこで、本発明の目的は、このような欠点を克服し、増
幅器の非線形性により送信スペクトルの劣化が起こらな
いように増幅器の非線形を補償できる変調装置を提供す
ることにある。

（問題点を解決するための手段）前述の問題点を解決するために本願の第１の発明が提供
する変調装置は、サンプル値信号系列により読み出しア
ドレスが与えられ、このサンプル値信号系列を増幅器の
非線形性を補償するように予め歪ませた複素信号のサン
プル値系列を出力する書き換え可能なメモリーと；この
メモリーの出力で変調された信号を生成し前記増幅器へ
出力する直交変調器と；前記増幅器の出力の一部を受け
て複素信号に復調する直交復調器と；この直交復調器の
出力を前記サンプル値信号系列から引き算する減算回路
と；この減算回路の出力を受けて複素表現された歪修正
量を計算する修正量発生回路と；前記メモリーの出力と
前記修正量発生回路の出力とを加算する加算回路とから
なり；この加算回路の出力によって前記メモリーの内容
を適応的に書きかえることを特徴とする。

また前述の問題点を解決するために本願の第２の発明が
提供する変調装置は、サンプル値信号系列により読み出
しアドレスが与えられ、増幅器の非線形性を補償する複
素表現された歪を出力する書き換え可能なメモリーと；
このメモリーの出力と前記サンプル値信号系列とを加算
する第１の加算回路と：この第１の加算回路の出力で変
調された信号を生成し前記増幅器へ出力する直交変調器
と；前記増幅器の出力の一部を復調して複素信号を得て
出力する直交復調器と；この直交復調器の出力を前記サ
ンプル値信号系列から引き算する減算回路と；この減算
回路の出力を受けて、前記メモリーの内容の修正に用い
る修正量を計算する修正量発生回路と：前記メモリーの
出力と前記修正量発生回路の出力とを加算する第２の加
算回路とからなり；この第２の加算回路の出力によつ−
Ｃ前記メモリーの内容を適応的に書きかえることを特徴
とする。

また、前述の問題点を解決するために本願の第３の発明
が提供する変調装置は、サンプル値信号系列により読み
出しアドレスが与えられ、このサンプル値信号系列の振
幅を計算する振幅計算回路と；この振幅計算回路の出力
を受けて、増幅器の非線形性を補償するための複素表現
された歪を出力する書き換え可能なメモリーと；このメ
モリーの出力及び前記サンプル値信号系列を受けて、前
記非線形性を補償するために予め歪ませた信号を出力す
る信号生成回路と；この信号生成回路の出力で変調され
た信号を生成し前記増幅器へ出力する直交変調器と；前
記増幅器の出力の一部を復調して複素信号を得て出力す
る直交復調器と；この直交復調器の出力と前記サンプル
値信号系列との差である信号誤差を検出する誤差検出回
路と：この誤差検出回路の出力と前記メモリーの出力と
を受けて、前記メモリーの内容を書き換えるための修正
信号を生成する修正用信号生成回路とからなり；この修
正用信号生成回路の出力によって前記メモリーの内容を
適応的に書きかえることを特徴とする。

（発明の原理）一般に変調された帯域信号５（ｔ）は、搬送波周波数を
ｆ、として、５（ｔ）＝　Ｒｅ（（ａ（ｔ）＋ｊｂ（ｔ＞）ｅｘｐ（
ｊ２ｘｆ、ｔ）　　）　　　　　　＝（１）と書ける。

ここでａ（ｔ）　＋　ｊｂ（ｔ）は等価ベースバンド信
号である。入出力非線形特性をもつ増幅器を５（ｔ）が
通ると、出力ｓ’（ｔ）は、ｓｏ（ｔ）　−Ｒｅ　（Ｆ
　［ａ（ｔ）　＋　ｊｂ（ｔ）　］ｅｘｐ（ｊ２πｆ、
ｔ）　’ｔ　　　　　＝　（２）となる、ここでＦ　［
ａ（ｔ）　＋　ｊｂ（ｔ）　］は、第１０図の”　よう
な入出力振幅位相特性を持つ関数である。

従って、Ｆ（Ｇ（ａ（ｔ）＋ｊｂ（ｔ）］　） −ａ（ｔ）　十ｊｂ（ｔ）　　　　　　　・・・・・・
（３）となる関数Ｇ（ｘ）を実現した回路出力を増幅器
に通すと、増幅器出力において歪みを受けない送信信号
が得られる。

本発明は、（１）式におけるａ（ｔ）　＋　ｊｂ（ｔ）
を受けて（３）式における関数Ｇ（Ｘ）を実現したディ
ジタル回路に通し、非線形増幅器出力でＲｅ　（（ａ（
ｔ）＋　ｊｂ（ｔ））ｅ’　”’ｔ　’　）　ヲ得ルＫ
ｍ装ｆｌＣ’　；Ｆ）　リ、関数Ｇ（ｘ）の形を増幅器
特性の時間的な変化に適応して変化させる機能も兼ねそ
なえている。

従って、本発明による変調装置に入力する信号は、送信
したい情報信号（例えば音声信号やＮ値ディジタル信号
等）を、変調方式によって決定される複素等価ベースバ
ンド信号ａ（ｔ）＋　ｊｂ（ｔ）を細かくサンプルした
信号となる。例えば音声信号をＳＳＢで送る場合、ａ（
ｔ）はそのままの音声信号であり、ｂ（ｔ）はａ（ｔ）
をヒルベルト変換した信号となる。また、ａ（ｔ）＋　
ｊｂ（ｔ）のサンプル周期が短くなればなるほど増幅器
出力の線形性は高くなる。例えば、信号帯域の４倍以上
の周波数でサンプルした場合、３次歪成分が十分に等化
され、６倍以上の周波数でサンプルした場合には５次歪
成分までが十分に等化される。

（発明の概要）本願の第１の本発明は、ａ（ｔ）＋　ｊｂ（ｔ）からＧ
（ａ（ｔ）　＋　ｊｂ（ｔ））への変換テーブルを用意
して、入力した信号ａ（ｔ）＋　ｊｂ（ｔ）を受けて直
接Ｇ（ａ（ｔ）＋ｊｂ（ｔ））を出力する方式である。

また関数形の適応的制御は、上記変換テーブルを書きか
えることで行なわれる。

本願の第２の本発明は、入力した信号ａ（ｔ）＋ｊｂ（
ｔ）からｃ（ａ（ｔ）＋　ｊｂ（ｔ）　）−（ａ（ｔ）
　＋　ｊｂ（ｔ））の値を得、入力信号と加算すること
でＧ（ａ（ｔ）　＋　ｊｂ（ｔ））を出力する方式であ
る。関数形の適応的制御は、ａ（ｔ）＋ｊｂ（ｔ）か、
ら、　［Ｇ（ａ（ｔ）＋ｊｂ（ｔ））−（ａ（ｔ）＋ｊ
ｂ（ｔ））　］への変変換テープを書き換えることで行
なわれる。

本願の第３の本発明では歪が振幅によって決まるという
非線形特性の性質を利用している。入力信号の振幅を受
けて、Ｇ（ａ（ｔ）　＋　ｊｂ（ｔ）　）／　［ａ（ｔ
）　＋ｊｂ（ｔ）　］を出力し、これと入力信号との複
素かけ算値であるＧ（ａ（ｔ）　＋　ｊｂ（ｔ））を得
る方式である。信号を極座標表現すれば、振幅成分同志
のかけ算および位相成分同志のたし算によってもＧ（ａ
（ｔ）　＋ｊｂ（ｔ））が得られる。ただし、振幅成分
の変化については、たし算によっても同様の変化結果が
得られる。関数形の適応的制御は、入力振幅に対応して
信号補正成分を出力する変換テーブルを書きかえること
で行なわれる。

（実施例）次に本願の各発明の実施例を挙げこれら発明を一層詳し
く説明する。

まず、第１の発明の一実施例について第１図を参照して
説明する。入力端子１０１および１０２から入力した信
号１１１−Ｉおよび１１１−Ｑは、複素信号をサンプル
量子化した信号系列の実部および瞳部をあられす。第９
図に入力信号の例を実線で示した。信号１１１−ｒ及び
１１１−Ｑを受けた書き換え可能なメモリー（ＲＡＭ）
１２０は、増幅器の非線形性を補償するための歪を加え
た複素信号をあられす１２１−Ｉおよび１２１−Ｑを出
力する。第９図に信号１１１−Ｉの例を実線で、１２１
−Ｉの例を破線で示した。

信号１２１−Ｉおよび１２１−Ｑはディジタル・アナロ
グ（ＤＡ）変換器１３０でそれぞれアナログ信号に変換
される。直交変調器１４０ではＤＡ変換器１３０の出力
を受けて発振器１４１で出力を変調する。変調された信
号は出力端子１０４より増幅器（図示せず）へ入力する
。増幅器出力の一部が入力端子１０３より入力し、直交
復調器１４５において複素ベースバンド信号１４９−Ｉ
、１４９−Ｑに復調される。信号１４９−Ｉおよび１４
９−Ｑは、アナログ・ディジタル（ＡＤ）変換器１５０
においてサンプル量子化される。減算回路１６０では本
来送信されるべき信号である１１１−Ｉ、１１１−Ｑか
らＡＤ変換器出力１５１−Ｉ、１５１−Ｑをそれぞれ引
き算する。ＲＡＭ１２０において信号（１１１−Ｉ。

１１１−Ｑ）から（１２１−Ｉ、１２１−Ｑ）への変換
が増幅器の非線形性を補償するように正しく行なわれて
いれば、減算回路１６０の出力は０となる。この出力が
０でない時には、修正量発生回路１７０において減算回
路１６０出力がｐ倍きれる（ｐは１以下の定数）。加算
回路１８０ではＲＡＭ１２０出力と修正量発生回路出力
が加算され、信号１７１−Ｉ　、１７１−Ｑを出力する
。信号１７１−Ｉ　、１７１−ＱはＲＡＭＩ　２０に入
力し、ＲＡＭの内容を書きかえる。

これまでの説明では減算回路１６０において信号１１１
−Ｉ、１１１−Ｑから信号１５１−Ｉ。

１５１−Ｑをそれぞれ引いた値を出力するとしたが、こ
れはその逆の符号の値を出力してもよい。

その場合加算回路１８０は、減算回路となり、ＲＡＭＩ
　２０出力から修正量発生回路１７０出力を引き算した
値が出力される。

第２図は本願の第２の発明の一実施例を示すブロック図
である。第２図と第１図とでは破線で囲んだ部分の構成
が違っている。書き換え可能なメモリー（ＲＡＭ）２１
０には非線形性を補償するために加える歪成分が記憶さ
れ、第１の加算器２２０において入力サンプル値信号系
列とＲＡＭ２１０出力とを加えることによって信号１２
１−Ｉ、１２１−Ｑに相当する信号が得られる。

ＲＡＭ２１０の内容を制御する方法としては、第１の発
明の実施例と同じようにＲＡＭ２１０出力と修正量発生
回路１７０出力を第２の加算回路２３０で加算する。加
算結果をＲＡＭ２１０に書き込むことでＲＡＭ２１０の
補償用歪量を適応的に制御できる。

第１の発明の実施例（第１図）で述べたように、減算回
路１６０では、信号１１１−Ｉ。

１１１−Ｑから信号１５１−Ｉ　、１５１−Ｑをそれぞ
れ引いた値を出力するとしているが、これは逆の値を出
力してもよい。その場合第２の加算回路２３０は、減算
回路となり、ＲＡＭ２１０出力から修正量発生回Ｂ１７
０出力を引き算した値を出力する。第２図のような構成
をとると、送信信号レベルに比べて歪信号レベルは小さ
いから、歪信号の量子化レベル数が少なくてすみ、ＲＡ
Ｍ容量が少なくてすむ。

第３図は本願の第３の発明の実施例を示すブロック図で
ある。振幅計算回路３１０において、入力してきた複素
サンプル値信号系列１１１−Ｉ、１１１−Ｑの振幅を計
算し、計算された量子化振幅値をアドレスとして書き換
え可能なメモリー（ＲＡＭ）３２０から非線形補償用の
複素表現された歪３２１，３２２を出力する。信号３２
１．３２２および１１１−Ｉ、１１１−Ｑを受けて、信
号生成回路３３０では非線形歪を補償した信号１２１−
Ｉ、１２１−Ｑが生成される。

信号１２１−Ｉ　、１２１−Ｑは、ＤＡ変換器１３０で
アナログ信号となり、直交変調器１４０で変調され、出
力端子１０４から非線形増幅器（図示せず）に入力する
。非線形増幅器の一部は、直交変調器１４５で復調され
、復調された信号はＡＤ変換器１５０でサンプルされる
。ＡＤ変換器１５０出力１５１−Ｉ、１５１−Ｑは、入
力信号　１１１−Ｉ、１１１−Ｑとともに誤差検出回路
　３４０に入力する。誤差検出回路３４０出力は、ＲＡ
Ｍ３２０出力である３２１，３２２とともに修正用信号
生成回路３５０に入力する。修正用信号生成回路３５０
出力によってＲＡＭ３２０の内容が適応的に制御される
。

第４図（ａ）、（ｂ）に、信号生成回路３３０の具体例
をブロック図で示す。

第４図（ａ）にはＲＡＭ３２０の出力３２１゜３２２が
直交座標表現されている場合の例を示す。入力信号１１
１−Ｉ、１１１−Ｑと、ＲＡＭ３２０出力３２１，３２
２を掛算器４１０で複素掛算することによって信号１２
１−Ｉ、１２１−Ｑが得られる。

第４図（ｂ）には、ＲＡＭ３２０の出力３２１．３２２
が極座標表現されている場合の例を示す、入力信号１１
１−Ｉ、１１１−Ｑを、座標変換回路４２０で入力信号
の振幅をあられす信号４２１−ｒと、位相をあられす信
号４２１−θとに変換きれる。ここで信号３２１が歪成
分の振幅、信号３２２が歪成分の位相を表現していると
すると、加算回路４３０において信号３２１と信号４２
１−ｒを加算することで、非線形を補償した信号の振幅
成分が求まる。また、信号３２２と信号４２１−θを加
算回路４３５で加算することにより非線形を補償した信
号の位相成分が求まる。従って座標変換回路４２５にお
いて、加算回路４３０および４３５出力を直交座標表示
された信号に変換することによって信号１２１−Ｉ。

１２１−Ｑが得られる。ただし、加算回路４３０は掛算
回路としてもよい。

以上第４図（ａ）、（ｂ）に信号生成回路３３０の具体
例を示したが、第４図（ａ）において入力端子４０３，
４０４の前に極座標表現から直交座標表現への座標変換
回路を設ければ、ＲＡＭ３２０が極座標表現された歪信
号を出力しても第４図（ａ）の信号生成回路が使える。

同様に、入力端子４０３．４０４の前に直交座標表示さ
れた信号から極座標表現への座標変換回路を設ければ、
ＲＡＭ３２０が直交座標表現された歪信号を出力しても
第４図（ｂ）の信号生成回路が使える。

第５図（ａ）、（ｂ）には、第３図における誤差検出回
路３４０の具体例を、第５図（Ｃ）。

（ｄ）には修正用信号生成回路３５０の具体例を示す。

第５図（ａ）には、ＲＡＭ３２０に、補償用の歪が直交
座標の表現で記憶されている場合の例を示す。割算回路
５１０においてＡＤ変換器１５０出力１５１−Ｉ、１５
１−Ｑを、入力信号１１１−Ｉ、１１１−Ｑによって複
素数の割り算を行なう。減算回路５１５で割算回路５１
０出力から（１、Ｏ）を引き算した結果が誤差となる。

この場合の修正用信号生成回路３５０は第５図（Ｃ）の
形で構成される。減算回路５１５からの出力が入力端子
５０３，５０４から入力し、訂正信号生成回路５６０で
ｐ（ｐは１以下の定数）倍される。ＲＡＭ３２０出力３
２１，３２２から訂正信号生成回路５６０出力を減算回
路５７０で引き算する。減算結果をＲＡＭ３２０に書き
こむことで適応的な制御が行なわれる。なお、割算回路
５１０において入力信号１１１−１，１１１−Ｑを１５
１−Ｉ、１５１−Ｑで割った結果を出力する場合には、
修正用信号生成回路３５０の構成は第５図（ｄ）のよう
になり、第５図（Ｃ）の減算回路５７０のかわりに加算
回路５８０が用いられる。

第５図（ｂ）には、ＲＡＭ３２０に補償用の歪が極座標
の表現で記憶されている場合の例を示す。入力信号１１
１−Ｉ、１１１−Ｑは座標変換回路５２０で極座標表現
された信号５２１−ｒ。

５２１−θに変換される。また、ＡＤ変換器出力１５１
−Ｉ、１５１−Ｑもまた座標変換回路５４０で極座標表
現された信号５４１−ｒ。

５４１−θに変換される。減算回路５３０で５２１−ｒ
から５４１−ｒを引き算し、減算回路５３５で５２１−
〇から５４１−〇を引き算する。引き算結果が検出すべ
き誤差となる。この場合の修正用信号生成回路は、第５
図（ｃ）の構成とすればよい。また減算回路５３０，５
３５において５４１−ｒから５２１−ｒを引き、５４１
−ｒから５２１−ｒを引き算する場合には第５図（ｄ）
のような構成の修正用信号生成回路とすればよい。第５
図（ｂ）において減算回路５３０のかわりに割算回路と
してもよい。その場合には、割算回路出力と出力端子５
０１の間に減算回路を設け、割算回路出力から１を減す
る必要がある。

以上の第３図実施例において、ＲＡＭ３２０に補償用の
歪が直交座標の形で記憶されている場合でも、座標変換
回路を訂正信号生成回路５６０出力と減算回路５７０又
は加算回路５８０との間に設ければ第５図（ｂ）の構成
の誤差検出回路が使える。上の例と同様に座標変換回路
を用いればＲＡＭの内存が極座標で記憶きれていても第
５図（ｂ）の構成の誤差検出回路が使える。

なお、第４図（ｂ）における信号４２１−ｒおよび第５
図（ｂ）における信号５２１−ｒは、第３図の振幅計算
回路３１０出力に等しい。従って第４図（ｂ）の信号生
成回路、第５図（ｂ）の誤差検出回路では信号４２１−
ｒ、５２１−ｒには振幅計算回路３１０出力を用い、第
４図（ｂ）の座標変換回路４２０および第５図（ｂ）の
座標変換回路５２０においては信号の位相成分のみを出
力するような構成をとることも可能である。

また入力端子１０１，１０２から入力する信号として直
交座標表現された信号が入力する場合には、振幅計算回
路３１０は不必要となり、振幅成分の信号をＲＡＭ３２
０に入力すればよい。また信号生成回路３３０としては
座標変換回路４２０のない第４図（ｂ）の構成にすれば
よく、誤差検出回路としては座標変換回路５２０のない
第５図（ｂ）の構成とすればよい。

このような第３図実施例の構成をとれば、ＲＡＭのアド
レスは振幅信号の一次元となることからＲＡＭ容量を大
幅に減少できる。

なお、第１図、第２図、第３図の実施例では修正量発生
回路１７０（第３図では修正用信号生成回路３５０）を
一定係数に倍するものとして説明したが、減算回路１６
０（第３図では誤差検出回路３４０）の出力の符号のみ
を保持し、大きさは一定の小さな値にする様な回路を修
正量発生回路１７０（第３図では修正用信号生成回路３
５０）として用いても同様の効果が得られる。

また、第１図、第２図、及び第３図の実施例において、
ＤＡ変換器１３０人力からＡＤ変換器１５０出力までの
間に遅延時間がある場合には、入力端子から減算回路１
６０までの間（第１図及び第２図実施例の場合）又は、
入力端子から誤差検出回路３４０までの間（第３図実施
例の場合）に遅延回路を入れて入力信号がＡＤ変換器１
５０出力と等しく遅延するようにする必要がある。さら
にこの遅延時間が１サンプル周期以上になる場合にはＲ
ＡＭの書き込みアドレスも、同様に遅延させて読み出し
アドレスと切り換える必要がある。

（発明の効果）以上説明したように、本発明の変調装置は、いかなる変
調方式に対しても、自動的に非線形増幅器の特性に合わ
せて非線形増幅器の出力が正しい送信信号波形になるよ
うにすることができる。そこで、本発明によれば、増幅
器の非線形性により送信スペクトルの劣化が起こらない
ように増幅器の非線形性を補償できる変調装置が提供で
きる。

また、本発明の変調装置は調整がきわめて容易であり、
増幅器の特性の温度による変化に対しても追従させるこ
とができる。

本願の第１の発明の変調装置は、最も構成の簡単な装置
となる。本願の第２の発明の変調装置では、歪信号の信
号レベルが本来送信すべき信号のレベルより十分率さい
ことから信号の量子化レベル数を少なくできる。従って
ＲＡＭの容量が第１の発明の場合より少なくて足りる。

本願の第３の発明の変調装置では、アドレスが信号振幅
のみとなることからＲＡＭ容量を第２の発明よりさらに
少なくできる。

【図面の簡単な説明】

第１図は本願の第１の発明の実施例をしめすブロック図
、第２図は本願の第２の発明の実施例を示すブロック図
、第３図は本願の第３の発明の実施例を示すブロック図
、第４図（ａ）、（ｂ）は第３図実施例における信号生
成回路の具体例を示すブロック図、第５図（ａ）、（ｂ
）は第３図実施例における誤差検出回路の具体例を示す
ブロック図、第５図（Ｃ）、（ｄ）は第３図実施例にお
ける訂正信号生成回路の具体例を示すブロック図、第６
図は従来の適応線形化回路付変調器を示すブロック図、
第７図（ａ）、（ｂ）、（ｃ）。（ｄ）は１６値ＱＡＭの非線形増幅器による歪を示す図
、第８図（ａ）、（ｂ）、（ｃ）は従来の適応線形化回
路付変調器の各部の波形を示す図、第９図は第１図実施
例におけるメモリー人出力の波形を示す図、第１０図は
非線形増幅器の入出力特性を示す図である。１０１．１０２，１０３・・・入力端子、１０４・・・
出力端子、１２０・・・書き換え可能なメモリー、１３
０・・・ディジタル・アナログ変換器、１４０・・・直
交変調器、１４１・・・発振器、１４５・・・直交復調
器、１５０・・・アナログ・ディジタル変換器、１６０
・・・減算回路、１７０・・・修正量発生回路、１８０
・・・加算回路、２１０・・・書き換え可能なメモリー
、２２０・・・第１の加算器、２３０・・・第２の加算
器、３１０・・・振幅計算回路、３２０・・・書き換え
可能なメモリー、３３０・・・信号生成回路、３４０・
・・誤差検出回路、３５０・・・修正用信号生成回路、
４１０・・・掛算器、４２０，４２５・・・座標変換回
路、４３０．４３５・・・加算回路、５１０・・・割算
回路、５２０，５４０・・・座標変換回路、５３０゜５
３５・・・減算回路、５６０・・・訂正信号生成回路、
５７０・・・減算回路、５８０・・・加算回路、６００
゜６０２・・・入力端子、６０１・・・出力端子、６１
０・・・ＲＡＭ、６２０・・・ＲＯＭ、６３０・・・デ
ィジタル・アナログ変換器、６３５・・・帯域制限フィ
ルター、６４０・・・直交変調器、６５１・・・発振器
、６６０・・・復調器、６７０・・・アナログ・ディジ
タル変換器、６８０・・・減算器、６９０・・・修正量
発生回路、６９１・・・加算器。代理人弁理士　　本　庄　伸　介第１図第２図第４図（ａ）（ｂ）４Ｌ）、ｊ　　４Ｌ）４第６図（Ｃ）第８図（ａ）（ｂ）（Ｃ）八力才屓巾昌

Claims

【特許請求の範囲】

（１）サンプル値信号系列により読み出しアドレスが与
えられ、このサンプル値信号系列を増幅器の非線形性を
補償するように予め歪ませた複素信号のサンプル値系列
を出力する書き換え可能なメモリーと；このメモリーの
出力で変調された信号を生成し前記増幅器へ出力する直
交変調器と；前記増幅器の出力の一部を受けて複素信号
に復調する直交復調器と；この直交復調器の出力を前記
サンプル値信号系列から引き算する減算回路と；この減
算回路の出力を受けて複素表現された歪修正量を計算す
る修正量発生回路と；前記メモリーの出力と前記修正量
発生回路の出力とを加算する加算回路とからなり；この
加算回路の出力によって前記メモリーの内容を適応的に
書きかえることを特徴とする適応線形化回路付変調装置
。
（２）サンプル値信号系列により読み出しアドレスが与
えられ、増幅器の非線形性を補償する複素表現された歪
を出力する書き換え可能なメモリーと；このメモリーの
出力と前記サンプル値信号系列とを加算する第１の加算
回路と；この第１の加算回路の出力で変調された信号を
生成し前記増幅器へ出力する直交変調器と；前記増幅器
の出力の一部を復調して複素信号を得て出力する直交復
調器と；この直交復調器の出力を前記サンプル値信号系
列から引き算する減算回路と；この減算回路の出力を受
けて、前記メモリーの内容の修正に用いる修正量を計算
する修正量発生回路と；前記メモリーの出力と前記修正
量発生回路の出力とを加算する第２の加算回路とからな
り；この第２の加算回路の出力によって前記メモリーの
内容を適応的に書きかえることを特徴とする適応線形化
回路付変調装置。
（３）サンプル値信号系列により読み出しアドレスが与
えられ、このサンプル値信号系列の振幅を計算する振幅
計算回路と；この振幅計算回路の出力を受けて、増幅器
の非線形性を補償するための複素表現された歪を出力す
る書き換え可能なメモリーと；このメモリーの出力及び
前記サンプル値信号系列を受けて、前記非線形性を補償
するために予め歪ませた信号を出力する信号生成回路と
；この信号生成回路の出力で変調された信号を生成し前
記増幅器へ出力する直交変調器と；前記増幅器の出力の
一部を復調して複素信号を得て出力する直交復調器と；
この直交復調器の出力と前記サンプル値信号系列との差
である信号誤差を検出する誤差検出回路と；この誤差検
出回路の出力と前記メモリーの出力とを受けて、前記メ
モリーの内容を書き換えるための修正信号を生成する修
正用信号生成回路とからなり；この修正用信号生成回路
の出力によって前記メモリーの内容を適応的に書きかえ
ることを特徴とする適応線形化回路付変調装置。