JPS61212967A - Mr encoding system - Google Patents

Mr encoding system

Info

Publication number
JPS61212967A
JPS61212967A JP5243285A JP5243285A JPS61212967A JP S61212967 A JPS61212967 A JP S61212967A JP 5243285 A JP5243285 A JP 5243285A JP 5243285 A JP5243285 A JP 5243285A JP S61212967 A JPS61212967 A JP S61212967A
Authority
JP
Japan
Prior art keywords
black
change point
white
signal
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5243285A
Other languages
Japanese (ja)
Inventor
Sadao Naradaira
奈良平 貞夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5243285A priority Critical patent/JPS61212967A/en
Publication of JPS61212967A publication Critical patent/JPS61212967A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To execute encoding at a high speed by converting a signal to an MR code, based on a counting value of until a change point of inputted black and white. CONSTITUTION:A binary signal of a black and white image which has been received through a bus driver receiver 24 is converted to a series signal by a parallel/series converter 22 and applied to a pre-processing part 18. In the pre-processing part 18, a change point of black and white of the binary series signal is detected by a change point detecting part 19 and a length of white or black is counted by a counter 20 and its count contents are applied to a buffer register 21. When the change point is detected, a DMA request is applied to a DMA control part 17 from the detecting part 19, the contents of the register 21 are transferred to a RAM 14 by, for instance, a byte unit, and when the counter 20 reaches a prescribed value, an interrupting signal is applied to a microprocessor 11. By its interruption, the processor 11 executes a MR encoding processing, based on the contents of the RAM 14.

Description

【発明の詳細な説明】 〔概要〕 入力された白黒の2値信号の変化点を検出し、この変化
点まで計数した計数値により信号の変化点位置を識別し
て、MR符号に変換するものである。
[Detailed Description of the Invention] [Summary] A device that detects the changing point of an input black and white binary signal, identifies the position of the signal changing point based on the count counted up to this changing point, and converts it into an MR code. It is.

〔産業上の利用分野〕[Industrial application field]

本発明は、画像処理通信システム等に於いて、白黒画像
信号を2値化した信号を、帯域圧縮して蓄積又は伝送す
る為に、マイクロプロセッサを用いて二次元符号化の一
つであるMR(ModifiedREAD)符号に変換
するMR符号化方式に関するものである。
The present invention utilizes MR, which is a type of two-dimensional encoding, using a microprocessor to compress and store or transmit a binarized black and white image signal in an image processing communication system, etc. This relates to an MR encoding method for converting to a (ModifiedREAD) code.

テレビカメラからの画像信号を2値化した白黒2値信号
や、コンピュータ・グラフィック等により得られた白黒
2値の信号を帯域圧縮する為に、M H(Modifi
ed Huffman)符号や前述のMR符号に変換す
ることが知られている。MH符号化方式は、走査線上の
白又は黒のランレングスを符号化するもので、−次元符
号化に相当するものである。又MR符号化方式は、符号
化走査線と参照走査線との白黒変化点の相対位置に対応
して符号化するものであり、二次元符号化に相当するも
のとなる。この場合、より高速に符号化を実現すること
が要望されている。
M H (Modify
ed Huffman) code or the above-mentioned MR code. The MH encoding method encodes a white or black run length on a scanning line, and corresponds to -dimensional encoding. Further, the MR encoding method performs encoding in accordance with the relative position of black and white change points between the encoded scanning line and the reference scanning line, and is equivalent to two-dimensional encoding. In this case, there is a demand for faster encoding.

〔従来の技術〕[Conventional technology]

従来のMR符号化方式は、白黒2値信号を符号化処理部
が読込み、2値信号の白から黒への変化点又は黒から白
への変化点を判別し、参照走査線と符号化走査線とに於
ける変化点の相対位置に従ってパスモード、垂直モード
、水平モードの3モードを用い、ソフトウェアによって
MR符号に変換するものである。例えば、CCITTの
勧告基準で示されているように、第4図(alに於いて
、符号化走査線上の起点の白画素をao、最初の変化点
の黒画素をal、参照走査線上の最初の参照変化点の黒
画素をb+、その次の参照変化点の白画素をb2とする
と、参照走査線上の白画素b2が符号化走査線上の変化
点の黒画素alより先の位置にあるから、この場合の参
照走査線上のb+。
In the conventional MR encoding method, an encoding processing unit reads a black-and-white binary signal, determines the point of change of the binary signal from white to black, or from black to white, and then selects the reference scanning line and the encoded scanning line. The code is converted into an MR code by software using three modes: path mode, vertical mode, and horizontal mode, depending on the relative position of the change point in the line. For example, as shown in the CCITT recommendation standards, in Figure 4 (al), the white pixel at the starting point on the encoded scanning line is ao, the black pixel at the first change point is al, and the starting point on the reference scanning line is If the black pixel at the reference change point is b+ and the white pixel at the next reference change point is b2, then the white pixel b2 on the reference scanning line is located ahead of the black pixel al at the change point on the encoding scan line. , b+ on the reference scan line in this case.

b2間Pの黒画素は、符号化走査線上の黒画素とは連続
しないものとなる。この場合はパスモードとして処理さ
れる。そして、次の起点画素として参照走査線上の白画
素b2の直下の符号化走査線上の白画素a o+を用い
て次の符号化を行う。
The black pixels between b2 and P are not continuous with the black pixels on the encoded scanning line. In this case, it is processed as pass mode. Then, the next encoding is performed using the white pixel ao+ on the encoding scanning line immediately below the white pixel b2 on the reference scanning line as the next starting pixel.

一方、第4図の(b)に示すように、参照走査線上の変
化点の黒画素す、と次の変化点の白画素b2との間の黒
画素と、符号化走査線上の黒画素と連続している場合に
は垂直モードとして処理される。又符号化走査線上の変
化点の黒画素a1と参照走査線上の変化点の黒画素す、
との間のずれの画素数が4以上の場合は水平モードとし
て処理される。
On the other hand, as shown in FIG. 4(b), the black pixel between the black pixel S at the change point on the reference scanning line and the white pixel b2 at the next change point, and the black pixel on the encoding scan line. If they are continuous, they are treated as vertical mode. Also, a black pixel a1 at a change point on the encoded scanning line and a black pixel a1 at a change point on the reference scanning line,
If the number of pixels between the two is 4 or more, it is processed as horizontal mode.

符号化の処理としては、パスモード、垂直モード、水平
モードに応じてそれぞれMR符号が決められ、第5図は
、その符号化対象画素とMR符号との関係を示すもので
ある。各モードに応じて、符号化対象画素、記号、MR
符号が図示の如く定まる。図中水平モードに於けるMH
はモディファイド・ハフマン(Modified Hu
ffman)符号を示し、このMH符号は、ランレング
スのO〜63を白、黒の切換点が定まるターミネーテイ
ング符号で表し、白或いは黒の連続数が64の整数倍あ
る場合をメイクアップ符号で表すものである。又垂直モ
ードに於いては、参照走査線上の変化点の黒画素す、に
対して符号化走査線上の変化点の黒画素alが直下にあ
るか即ちずれがOであるか、右側或いは左側にずれてい
るかに対応してMR符号が割当てられているものである
In the encoding process, MR codes are determined depending on the pass mode, vertical mode, and horizontal mode, and FIG. 5 shows the relationship between the pixels to be encoded and the MR codes. Depending on each mode, pixels to be encoded, symbols, MR
The code is determined as shown. MH in horizontal mode in the figure
is Modified Hufman.
ffman) code, and this MH code represents the run length 0 to 63 as a terminating code that determines the switching point between white and black, and when the number of consecutive white or black is an integral multiple of 64, it is represented as a make-up code. It represents. In the vertical mode, whether the black pixel al at the changing point on the encoded scanning line is directly below the black pixel al at the changing point on the reference scanning line with respect to the black pixel al at the changing point on the reference scanning line, or whether it is shifted to the right or left. An MR code is assigned depending on the deviation.

かかる従来の符号化処理は、処理装置として、例えば、
マイクロプロセッサを用い、完全なプログラム処理で行
われる。第6図は従来のMR符号化の前処理として必要
となる処理フロー図を示すものである。2値信号は、例
えば、メモリMMIに1走査線単位で蓄積され、このメ
モリMMIの先頭より1バイト読出しillを行い、そ
の1バイトが全白か否かの判定(2)、全黒か否かを判
定(3)シ、そして、1バイト中に白、黒が混在してい
る場合には、1ビツトシフト(4)を順次行い、白黒判
定(5]により白/黒の変化点を判定し、その変化点ま
でビット処理として計数しく6)、その結果を加算しく
7)、各変化点までの計数値としてメモリMM2に変化
点位置としくao)、  (al>、  (az)(第
4図参照)を格納しく8)、次の処理の有無を判定(9
)する。このように、1走査線についての白/黒の変化
点を識別する。この場合、ビット処理の部分(A)が入
るものである。
Such conventional encoding processing uses, for example, a processing device such as
It uses a microprocessor and is completely programmed. FIG. 6 shows a processing flow diagram necessary as preprocessing for conventional MR encoding. For example, the binary signal is stored in the memory MMI in units of one scanning line, one byte is read from the beginning of this memory MMI and ill is executed, and it is determined whether the one byte is completely white (2), and whether it is completely black or not. Then, if white and black are mixed in one byte, perform a 1-bit shift (4) sequentially, and use black and white determination (5) to determine the point of change between white and black. , count as bit processing up to the change point 6), add the result 7), store the change point position in memory MM2 as the counted value up to each change point, ao), (al>, (az) (4th 8) and determine whether or not the next process is to be performed (9).
)do. In this way, the white/black change point for one scanning line is identified. In this case, the bit processing part (A) is included.

第7図は、符号化処理フロー図であり、メモリMM3か
ら参照走査線の変化点(b+)、  (t)z)の読出
しく11)を行う。このメモリMM3は、前回の符号化
走査線の変化点位置情報をメモIJMM2から転送する
か、或いはメモリMM2をメモリMM3として切換える
ものである。次にメモリMM2から第6図の前処理フロ
ーで得られた符号化走査線の変化点(ao)、  (a
l)、  (az)の読出しく12)を行い、参照走査
線と符号化走査線との変化点の相対関係によりモード判
定を行い、且つ符号化処理を行う(13)。なお、この
第7図に於ける処理はバイト処理となるものである。
FIG. 7 is a flowchart of the encoding process, in which change points (b+), (t)z) of the reference scanning line are read out from the memory MM3 (11). This memory MM3 is used to transfer change point position information of the previous encoded scanning line from the memory IJMM2, or to switch the memory MM2 as the memory MM3. Next, from the memory MM2, the change point (ao) of the encoded scanning line obtained in the preprocessing flow shown in FIG. 6, (a
1) and (az) are read out (12), a mode is determined based on the relative relationship between the change points of the reference scanning line and the encoded scanning line, and encoding processing is performed (13). Note that the processing in FIG. 7 is byte processing.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の画像処理通信システムに於けるMR符号化方式は
、第6図で説明したように、2植体号をマイクロプロセ
ッサが読込み、1ビツト毎に白か黒かを識別して(第6
図の(A)の処理)、白から黒への変化点又は黒から白
への変化点を検出し、参照走査線と符号化走査線との変
化点の相対位置に従ってMR符号化を行うものであり、
完全なソフトウェアにより処理するものであった。
In the MR encoding method in the conventional image processing communication system, as explained in FIG.
Process (A) in the figure) detects the point of change from white to black or from black to white, and performs MR encoding according to the relative position of the point of change between the reference scanning line and the encoded scanning line. and
It was a completely software-based process.

従って、マイクロプロセッサは、変化点検出の為にビッ
ト処理を行う必要があり、バイト処理にaするマイクロ
プロセッサをピント処理で用いることにより、MR符号
化処理時間が長くなる欠点があった。
Therefore, the microprocessor is required to perform bit processing in order to detect a change point, and by using a microprocessor for byte processing for focus processing, there is a drawback that the MR encoding processing time becomes longer.

本発明番よ、従来の欠点を改善するもので、M単な構成
を付加することにより、バイト処理でもって高速でMR
符号化を行わせることを目的とするものである。
The present invention improves the drawbacks of the conventional technology, and by adding an M simple configuration, high-speed MR can be achieved by byte processing.
The purpose is to perform encoding.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のMR符号化方式を、第1図の原理プロツク図を
参照して説明する。符号化処理部1と、直列信号に変換
された白黒の2植体号の変化点を検出する変化点検出部
3と、2植体号を計数する計数部2とを備え、変化点検
出部3によって2植体号の白黒の変化点を検出した時の
計数値を符号化処理部1へ通知し、符号化処理部1は、
その計数値から白黒の変化点位置を識別して、参照走査
線の変化点位置と符号化走査線の変化点位置との関係に
よってMR符号に変換する。
The MR encoding system of the present invention will be explained with reference to the principle block diagram of FIG. The change point detection unit includes an encoding processing unit 1, a change point detection unit 3 that detects a change point of two black and white system codes converted into a serial signal, and a counting unit 2 that counts the two system codes. 3, the count value when the black and white change point of the 2 plant code is detected is notified to the encoding processing unit 1, and the encoding processing unit 1,
The black and white changing point position is identified from the counted value and converted into an MR code based on the relationship between the changing point position of the reference scanning line and the changing point position of the encoded scanning line.

〔作用〕[Effect]

計数部2は、白黒変化点までの2植体号を単に計数する
ので、白又は黒のランレングスを求めることができ、符
号化処理部1は、このランレングス情報をバイト単位で
読込んで、ソフトウェアによって変化点位置を識別し、
第5図に示す符号化対象画素との関係によりMR符号に
変化する。即ち、第7図に示ずハイド処理のみで符号化
できるから、高速化が可能となる。
Since the counting unit 2 simply counts the two types up to the black and white change point, it can obtain the run length of white or black, and the encoding processing unit 1 reads this run length information in bytes, The software identifies the change point position,
The code changes to an MR code depending on the relationship with the pixel to be coded shown in FIG. That is, since encoding can be performed only by hide processing, which is not shown in FIG. 7, it is possible to increase the speed.

〔実施例〕〔Example〕

以下図面を参照して、本発明の実施例について詳細に説
明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の実施例のブロック図であり、第1図の
構成と対応する部分は()数字で示しである。同図に於
いて、11は例えばマイクロプロセッサ(MPU) 、
12はマイクロプロセッサに加えるクロック信号を発生
する為のクロック発生器(CLG) 、13はプログラ
ムを格納したリードオンリメモリ (ROM) 、14
はデータを蓄積するランダムアクセスメモリ (RAM
) 、15はアドレスバス(AB)、16はデータバス
(DB)、17はDMA (ダイレクトメモリアクセス
)制御部(DMAC) 、1 Bは前処理部、19は変
化点検出部(DET)(3) 、20はカウンタ(CT
R)  (2) 、21はバッファレジスタ(BR)、
22は並列信号として入力された白黒2値信号を直列信
号に変換する為の並列直列変換器(P/S) 、23は
データレジスタ(DR)、24はバスドライバ・レシー
バ(DV) 1.25はランレングスレジスタ(RLR
) 、26はランレングスから白黒2値の画像信号に変
換する変換部(RLB)、27は直列信号としての画像
信号をハスに送出する為に並列信号に変換する並列直列
変換器(S/P) 、28は他のマイクロプロセッサ等
と接続する為のバスである。
FIG. 2 is a block diagram of an embodiment of the present invention, and portions corresponding to the configuration in FIG. 1 are indicated by numbers in parentheses. In the figure, 11 is, for example, a microprocessor (MPU),
12 is a clock generator (CLG) for generating a clock signal to be applied to the microprocessor; 13 is a read-only memory (ROM) in which a program is stored; 14
is random access memory (RAM) that stores data.
), 15 is an address bus (AB), 16 is a data bus (DB), 17 is a DMA (direct memory access) control unit (DMAC), 1B is a preprocessing unit, 19 is a change point detection unit (DET) (3 ), 20 is a counter (CT
R) (2) , 21 is a buffer register (BR),
22 is a parallel/serial converter (P/S) for converting a black and white binary signal input as a parallel signal into a serial signal, 23 is a data register (DR), and 24 is a bus driver/receiver (DV) 1.25 is the run length register (RLR).
), 26 is a conversion unit (RLB) that converts the run length into a black and white binary image signal, and 27 is a parallel-to-serial converter (S/P) that converts the image signal as a serial signal into a parallel signal to be sent to the lot. ), 28 are buses for connecting with other microprocessors, etc.

バスドライバ・レシーバ24を介して受信した白黒画像
の2(i信号は、バス28の幅に対応したビット数の並
列信号であるから、並列直列変換器22により直列信号
に変換されて前処理部18に加えられる。この前処理部
18は、変化点検出部19とカウンタ20とバッファレ
ジスタ21とから構成され、変化点検出部19により直
列信号として加えられる2植体号の白黒の変化点が検出
され、カウンタ20により白又は黒の長さがカウントさ
れて、そのカウント内容はバッファレジスタ21に加え
られる。
The 2(i) signal of the black and white image received via the bus driver/receiver 24 is a parallel signal with the number of bits corresponding to the width of the bus 28, so it is converted into a serial signal by the parallel-to-serial converter 22 and then processed by the preprocessor. 18. This preprocessing section 18 is composed of a change point detection section 19, a counter 20, and a buffer register 21. Detected, the length of white or black is counted by the counter 20, and the count contents are added to the buffer register 21.

変化点検出が行われると、変化点検出部19からDMA
制御部17へDMA要求が加えられ、DMA制御部17
は、白又は黒のランレングスを示すバッファレジスタ2
1の内容を、例えば、バイト単位でDMA転送によりラ
ンダムアクセスメモリ14に転送する制御を行い、カウ
ンタ20が規定の値までカウントすると、マイクロプロ
セッサ11に割込信号を加えることになる。マイクロプ
ロセッサ11は割込みにより、ランダムアクセスメモリ
14の内容を読取って、白又は黒のランレングスを示す
カウント数から変化点の位置を識別し、参照走査線と符
号化走査線との変化点の相対位置によりMR符号に変換
する処理を行うことになる。
When the change point detection is performed, the change point detection unit 19 sends the DMA
A DMA request is applied to the control unit 17, and the DMA control unit 17
is buffer register 2 indicating white or black run length
Control is performed to transfer the contents of 1 to the random access memory 14 by DMA transfer, for example, in byte units, and when the counter 20 counts up to a predetermined value, an interrupt signal is applied to the microprocessor 11. Upon interrupt, the microprocessor 11 reads the contents of the random access memory 14, identifies the position of the change point from the count indicating the white or black run length, and determines the relative position of the change point between the reference scan line and the encoded scan line. Depending on the position, processing is performed to convert it into an MR code.

マイクロプロセッサ11は、ランダムアクセスメモリ1
4からバイト単位で白又は黒のランレングス情報を読込
むことになり、従ってバイト処理により白黒の変化点を
識別することが可能となる。又変換されたMR符号信号
は、ランダムアクセスメモリ14に蓄積するか、或いは
データレジスタ23に加えてバスドライバ・レシーバ2
4を介してバス28に送出することができる。
The microprocessor 11 has a random access memory 1
4, white or black run length information is read in byte units, and therefore it is possible to identify black and white change points by byte processing. Also, the converted MR code signal is stored in the random access memory 14 or added to the data register 23 and sent to the bus driver/receiver 2.
4 to the bus 28.

又ディスプレイ装置やファクシミリ装置等へMR符号信
号からなる画像情報を転送する場合は、マイクロプロセ
ッサ11の制御によりMR符号信号をランレングス信号
に変換してランレングスレジスタ25に加え、ランレン
グス信号に従って変換部26で白黒の直列の2植体号に
変換し、直列並列変換器27によりハス28の幅に対応
したビット数の並列2値信号に変換し、バスドライバ・
レシーバ24を介してバス28に白黒の2植体号を送出
することになる。
In addition, when transferring image information consisting of an MR code signal to a display device, facsimile device, etc., the MR code signal is converted into a run-length signal under the control of the microprocessor 11, added to the run-length register 25, and converted according to the run-length signal. The unit 26 converts it into a black and white serial binary signal, and the serial/parallel converter 27 converts it into a parallel binary signal with the number of bits corresponding to the width of the lotus 28.
The receiver 24 sends out a black and white two-print number to the bus 28.

第3図は本発明の実施例の要部ブロック図であり、前処
理部及び並列直列変換器の部分を示すものである。同図
に於いて、31はフリップフロップ、32はバッファレ
ジスタ(BR)、33は並列直列変換器(P/S) 、
34はクロック信号を1/8に分周する分周器、35は
変化点検出部、36ば排他的オア回路、37.38はフ
リップフロップ、39はクロック信号の供給及び停止を
制御するアンド回路、40はカウンタ、41はバッファ
レジスタ(BR)、42はカウンタ40のカウント内容
が所定値になったことを検出する為のアンド回路、43
はフリップフロップである。
FIG. 3 is a block diagram of main parts of an embodiment of the present invention, showing a preprocessing section and a parallel-to-serial converter. In the figure, 31 is a flip-flop, 32 is a buffer register (BR), 33 is a parallel-to-serial converter (P/S),
34 is a frequency divider that divides the clock signal into 1/8, 35 is a change point detection section, 36 is an exclusive OR circuit, 37 and 38 are flip-flops, and 39 is an AND circuit that controls supply and stop of the clock signal. , 40 is a counter, 41 is a buffer register (BR), 42 is an AND circuit for detecting that the count content of the counter 40 has reached a predetermined value, 43
is a flip-flop.

フリップフロップ31のクロック端子Cに分周器34か
らの分周信号が加えられ、データ端子りは常に“1”が
加えられているので、分周信号が加えられた時にQ端子
が“1”となってDMA要求信号DRQが出力され、D
MA制御部へ送出される。それによって、DMA制御部
からDMA許可信号DOKが加えられると、フリッププ
ロップ31はリセットされ、又バッファレジスタ32は
白黒プ値信号をセットする。
The frequency division signal from the frequency divider 34 is applied to the clock terminal C of the flip-flop 31, and "1" is always added to the data terminal, so when the frequency division signal is applied, the Q terminal becomes "1". Then, the DMA request signal DRQ is output, and the D
It is sent to the MA control unit. Accordingly, when the DMA enable signal DOK is applied from the DMA control section, the flip-flop 31 is reset and the buffer register 32 sets the monochrome flip value signal.

又変化点検出部35のフリップフロップ37はマイクロ
プロセッサからの許可信号OKが“1”となることによ
りリセットされ、そのd端子からアンド回路39に加え
られる信号が“1”となるので、クロック信号CLKは
並列直列変換器33、分周器34及びカウンタ40に加
えられる。
Further, the flip-flop 37 of the change point detection section 35 is reset when the permission signal OK from the microprocessor becomes "1", and the signal applied from its d terminal to the AND circuit 39 becomes "1", so that the clock signal CLK is applied to a parallel to serial converter 33, a frequency divider 34 and a counter 40.

並列直列変換器33は、分周信号によってバッファレジ
スタ32から並列に2植体号をセットし、クロック信号
に従って直列信号として出力し、変化点検出部35の排
他的オア回路36に加える。即ち、8ビット並列にセッ
トされた2植体号をクロック信号に従って順茨シフトす
ること比よって直列信号に変換することになる。
The parallel-to-serial converter 33 sets two numbers in parallel from the buffer register 32 according to the frequency division signal, outputs it as a serial signal according to the clock signal, and adds it to the exclusive OR circuit 36 of the change point detection section 35. In other words, the two 8-bit parallel sets are sequentially shifted in accordance with the clock signal and converted into a serial signal.

排他的オア回路36の出力信号は、フリップフロップ3
7.38のクロック端子Cと、カウンタ40のデータ端
子と、バッファレジスタ41に加えられ、その出力信号
が“0゛となると、フリップフロップ37.38は反転
動作し、且つバッファレジスタ41にカウンタ40のカ
ウント内容がセットされ、カウンタ40はクロック信号
CL Kによってクリアされることになる。従って、直
列信号が排他的オア回路36に加えられ、例えば、黒を
示す“1″が連続しているとすると、フリップフロップ
38のQ端子は0″となっており、カウンタ40はアン
ド回路39を介したクロック信号CLKをカウントする
ことになる。これは、黒画素数をカウントすることに相
当するものであり、カウント内容は黒画素のランレング
スを示すものとなる。
The output signal of the exclusive OR circuit 36 is output from the flip-flop 3
7.38 is applied to the clock terminal C of the counter 40, the data terminal of the counter 40, and the buffer register 41, and when the output signal becomes "0", the flip-flop 37.38 performs an inversion operation, and the counter 40 is applied to the buffer register 41. The count content of is set, and the counter 40 is cleared by the clock signal CLK.Therefore, a serial signal is applied to the exclusive OR circuit 36, and for example, if "1" indicating black is continuous, the counter 40 is cleared by the clock signal CLK. Then, the Q terminal of the flip-flop 38 becomes 0'', and the counter 40 counts the clock signal CLK via the AND circuit 39. This corresponds to counting the number of black pixels, and the count indicates the run length of black pixels.

次に直列信号の途中に白へ変化し、直列信号が“0°゛
となると、排他的オア回路36の出力信号は“0”とな
る。それによって、フリソプフロップ37.38は反転
動作し、又バッファレジスタ41はその時点のカウンタ
40のカウント内容をセットすることになる。又フリッ
プフロップ37のQ端子ばul”となり、又d端子は“
0″Lなるので、アンド回路39を介して供給されてい
るクロック信号CLKは停止され、分周器34.並列直
列変換器33及びカウンタ40の動作は停止する。又フ
リップフロップ37のQ端子からマイクロプロセッサに
対する要求信号RQが送出され、マイクロプロセッサか
らの許可信号OKによりバッファレジスタ41からデー
タ(カウント内容)が転送され、且つフリップフロップ
37はリセットされる。
Next, when the serial signal changes to white in the middle and the serial signal reaches "0°", the output signal of the exclusive OR circuit 36 becomes "0".Thereby, the Fritsop flops 37 and 38 perform an inverting operation. , and the buffer register 41 sets the count contents of the counter 40 at that time. Also, the Q terminal of the flip-flop 37 becomes "bul", and the d terminal becomes "
0''L, the clock signal CLK supplied via the AND circuit 39 is stopped, and the operations of the frequency divider 34, parallel-to-serial converter 33, and counter 40 are stopped. A request signal RQ is sent to the microprocessor, data (count contents) is transferred from the buffer register 41 in response to a permission signal OK from the microprocessor, and the flip-flop 37 is reset.

フリップフロップ37がリセットされると、再びアンド
回路39を介してクロック信号CLKが供給され、その
時点で排他的オア回路36の出力信号が“′O”である
からカウンタ40はクリアされ、次に並列直列変換器3
3から変換途中で停止されていた白を示す“0”の信号
が出力されると、フリップフロップ38のQ端子は1”
に反転されているので、排他的オア回路36の出力信号
は1”となり、それによってカウンタ40はクロック信
号をカウントすることになる。即ち、白画素数をカウン
トすることになり、カウント内容は白画素のランレング
スを示すものとなる。
When the flip-flop 37 is reset, the clock signal CLK is supplied again via the AND circuit 39, and since the output signal of the exclusive OR circuit 36 is "'O" at that point, the counter 40 is cleared, and then Parallel-serial converter 3
When a signal of "0" indicating white, which was stopped in the middle of conversion, is output from 3, the Q terminal of flip-flop 38 becomes 1.
Since the output signal of the exclusive OR circuit 36 becomes 1", the counter 40 counts the clock signal. In other words, the number of white pixels is counted, and the count content is 1". This indicates the run length of the pixel.

又自戒いは黒の同一の画素が連続して、カウンタ40が
所定のカウント内容、例えば、255になると、アンド
回路42の出力信号が“1″となり、フリップフロップ
43のクロック端子Cに加えられるので、そのフリップ
フロップ43のQ端子が“1゛となり、マイクロプロセ
ッサに対する割込信号IRとなる。それによってマイク
ロプロセッサから許可信号OKが加えられると、フリッ
プフロップ37.43はリセットされる。
Also, as a reminder, when the same black pixels continue and the counter 40 reaches a predetermined count, for example 255, the output signal of the AND circuit 42 becomes "1" and is applied to the clock terminal C of the flip-flop 43. Therefore, the Q terminal of the flip-flop 43 becomes "1" and becomes an interrupt signal IR to the microprocessor.When the permission signal OK is applied from the microprocessor, the flip-flops 37 and 43 are reset.

マイクロプロセッサには白及び黒の画素のランレングス
情報が加えられることになり、マイクロプロセッサはバ
イト処理により走査線の起点位置からの変化点位置を識
別することが可能となる。
Run length information of white and black pixels is added to the microprocessor, and the microprocessor is able to identify the position of a change point from the starting position of a scanning line through byte processing.

参照走査線及び符号化走査線についてそれぞれ変化点位
置を識別することが容易にできるから、第4図に示す関
係に従ってMR符号に変換処理することができることに
なる。
Since the change point positions can be easily identified for each of the reference scanning line and the encoded scanning line, the conversion process to the MR code can be performed according to the relationship shown in FIG. 4.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、符号化処理部1
に於ける白/黒の変化点検出をビット処理で行う必要が
なくなり、バイト処理により行うことが可能となるから
、参照走査線と符号化走査線との変化点位置の関係によ
るMR符号化を高速化することができる利点がある。
As explained above, according to the present invention, the encoding processing unit 1
It is no longer necessary to detect the change point between white and black in the image by bit processing, but it can be done by byte processing. It has the advantage of being faster.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、第2図は本発明の実
施例のブロック図、第3図は本発明の要部ブロック図、
第4図(81,(blは参照走査線と符号化走査線との
画素の説明図、第5図は符号化対象画素とMR符号との
説明図、第6図は従来の符号化前処理フロー図、第7図
は符号化処理フロー図である。 1は符号化処理部、2は計数部、3は変化点検出部、1
1はマイクロプロセッサ(MPU)、20.40はカウ
ンタ(CTR) 1.19.35は変化点検出部(DE
T) 、13はリードオンリメモリ (ROM) 、1
4はランダムアクセスメモリ(RAM) 、17はDM
A制御部、18は前処理部、21.41はバッファレジ
スタ(BR)、22.33は並列直列変換器(P/S)
である。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a block diagram of main parts of the present invention.
Fig. 4 (81, (bl is an explanatory diagram of pixels on a reference scanning line and an encoding scanning line, Fig. 5 is an explanatory diagram of encoding target pixels and MR code, Fig. 6 is a conventional encoding preprocessing Flowchart, FIG. 7 is a flowchart of encoding processing. 1 is an encoding processing section, 2 is a counting section, 3 is a change point detection section, 1
1 is the microprocessor (MPU), 20.40 is the counter (CTR), 1.19.35 is the change point detection unit (DE
T), 13 is read-only memory (ROM), 1
4 is random access memory (RAM), 17 is DM
A control unit, 18 is a preprocessing unit, 21.41 is a buffer register (BR), 22.33 is a parallel-to-serial converter (P/S)
It is.

Claims (1)

【特許請求の範囲】 参照走査線と符号化走査線との変化点の相対位置により
MR符号に変換するMR符号化方式に於いて、 直列信号に変換された白黒の2値信号を計数する計数部
(2)と、 前記2値信号の変化点を検出する変化点検出部(3)と
、 符号化処理部(1)とを備え、 前記変化点検出部(3)により前記2値信号の白黒の変
化点を検出した時、前記計数部(2)により計数した値
を前記符号化処理処理部(1)へ与え、 前記符号化処理部(1)は、前記計数値より白黒の変転
位置を識別して符号化する ことを特徴とするMR符号化方式。
[Claims] In an MR encoding method that converts into an MR code based on the relative position of a change point between a reference scanning line and an encoded scanning line, a counter that counts black and white binary signals converted into a serial signal. a change point detection section (3) for detecting a change point of the binary signal; and an encoding processing section (1), wherein the change point detection section (3) detects a change point of the binary signal. When a black and white change point is detected, the value counted by the counting section (2) is given to the encoding processing section (1), and the encoding processing section (1) determines the black and white transition position based on the counted value. An MR encoding method characterized by identifying and encoding.
JP5243285A 1985-03-18 1985-03-18 Mr encoding system Pending JPS61212967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5243285A JPS61212967A (en) 1985-03-18 1985-03-18 Mr encoding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5243285A JPS61212967A (en) 1985-03-18 1985-03-18 Mr encoding system

Publications (1)

Publication Number Publication Date
JPS61212967A true JPS61212967A (en) 1986-09-20

Family

ID=12914591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5243285A Pending JPS61212967A (en) 1985-03-18 1985-03-18 Mr encoding system

Country Status (1)

Country Link
JP (1) JPS61212967A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365347A (en) * 1991-01-31 1994-11-15 Matsushita Graphic Communication Systems, Inc. Coding apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365347A (en) * 1991-01-31 1994-11-15 Matsushita Graphic Communication Systems, Inc. Coding apparatus

Similar Documents

Publication Publication Date Title
US4597016A (en) Encoding/decoding system
JPH04270568A (en) Data compression system in picture processing unit
JPS61212967A (en) Mr encoding system
JPS61164377A (en) Coding and decoding system
KR100276768B1 (en) Changed Pixel Detector for Encoding Image Data
JPH0569342B2 (en)
JPH04270569A (en) Data compression system for picture processor
JPH022350B2 (en)
JPS61208371A (en) Compression encoding circuit for image data
JPS6341271B2 (en)
JP2551397B2 (en) Image signal coding system
JPS61189025A (en) Serial-parallel converting system
JPS6282769A (en) Coding device
JPS62164317A (en) Coding system
JPS6341273B2 (en)
JPH06164945A (en) Facsimile equipment
JPH09214776A (en) Decoding device
JP2000350045A (en) Coding/decoding method and device
JPH01108862A (en) Coding circuit
JPS6281881A (en) Encoding device
JPH04271572A (en) Facsimile code converter
JPS61251274A (en) Processor of picture signal
JPS62199173A (en) Modified huffman code decoding circuit
JPH0260373A (en) Encoding circuit for facsimile equipment
JPH04242373A (en) Picture processing unit