JPS61212088A - Defective display for film circuit board - Google Patents

Defective display for film circuit board

Info

Publication number
JPS61212088A
JPS61212088A JP60053965A JP5396585A JPS61212088A JP S61212088 A JPS61212088 A JP S61212088A JP 60053965 A JP60053965 A JP 60053965A JP 5396585 A JP5396585 A JP 5396585A JP S61212088 A JPS61212088 A JP S61212088A
Authority
JP
Japan
Prior art keywords
laser
circuit board
defect
trimming
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60053965A
Other languages
Japanese (ja)
Other versions
JPH0376799B2 (en
Inventor
豊 西村
孝文 村上
吉場 昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Corp
Original Assignee
Diesel Kiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diesel Kiki Co Ltd filed Critical Diesel Kiki Co Ltd
Priority to JP60053965A priority Critical patent/JPS61212088A/en
Publication of JPS61212088A publication Critical patent/JPS61212088A/en
Publication of JPH0376799B2 publication Critical patent/JPH0376799B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は混成集積回路等の脱回路基板に不良表示を行な
うための方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for indicating a failure on a decircuited board such as a hybrid integrated circuit.

[従来技術の説明] 収集積回路では、薄膜あるいは厚膜技術で絶縁基板上に
形成された膜抵抗の抵抗値を規定値に合わせるために、
レーザトリミングが利用されている。これは、レーザで
膜抵抗に切り込みを入れてその抵抗値を補正するもので
、抵抗値は切り込みに応じて大きくなる。このようなレ
ーザトリミングにおいては、例えば抵抗印刷パターンの
ずれなどが原因で、トリミング後の抵抗値が規定値より
高すぎたり或は低すぎたりすることがある。このような
場合には、トリミング不良として、第3図あるいは第4
図に示されるように、脱回路基板のパターン形成面にレ
ーザで不良マークが形成表示され、廃棄処分にされてい
た。
[Description of Prior Art] In an integrated circuit, in order to adjust the resistance value of a film resistor formed on an insulating substrate using thin film or thick film technology to a specified value,
Laser trimming is used. This corrects the resistance value by making a cut in the membrane resistor with a laser, and the resistance value increases according to the cut. In such laser trimming, the resistance value after trimming may be too high or too low than the specified value due to, for example, misalignment of the resistor printed pattern. In such a case, it is considered as a trimming failure and shown in Fig. 3 or 4.
As shown in the figure, defective marks were formed and displayed on the patterned surface of the decircuited board using a laser, and the board was discarded.

第3図および第4図は夫々不良表示の従来例を示してい
る。第3図は、脱回路基板lのパターン形成面2上に不
良マークFをレーザで形成表示する場合で、不良マーク
Fがパターン形成面2の全面に大きく形成表示されてい
る。第4図は、脱回路基板1のパターン形成面2の例え
ばトランジスタ3を接続するランド4a〜4Cのうちの
ひとつのランド4aに不良マークFをレーザで形成表示
する場合である。
FIGS. 3 and 4 each show a conventional example of defect display. FIG. 3 shows a case where a defective mark F is formed and displayed using a laser on the pattern forming surface 2 of the decircuit board 1, and the defective mark F is formed and displayed in a large size on the entire surface of the pattern forming surface 2. FIG. 4 shows a case where a defective mark F is formed and displayed using a laser on one of the lands 4a to 4C to which a transistor 3 is connected, for example, on the pattern forming surface 2 of the decircuit board 1.

ところで、このような不良には、当然、レーザによる切
り込みが注すぎたことによる抵抗値の不足の場合も含ま
れている。このような場合には、更に切り込めば膜抵抗
の抵抗値を規定値に合わせることが可能である。しかし
ながら、従来の表示方法では、このような修正可能な不
良の場合も含めて廃棄処分とせざる得なかった。すなわ
ち、第3図の方法によれば回路パターンが破壊されてし
まい、また、5114図の方法によれば、不良マークが
形成表示されたランドの表面がレーザによる加熱で酸化
変質し、半田付性やワイヤーポンディング性が著しく悪
化するので、トランジスタ等の電気的接続が不確実とな
り、回路の信頼性が極めて低下することになるからであ
る。
By the way, such defects naturally include cases where the resistance value is insufficient due to too much laser cutting. In such a case, it is possible to adjust the resistance value of the membrane resistor to a specified value by cutting further. However, with conventional display methods, even in the case of such correctable defects, the products have no choice but to be discarded. That is, according to the method shown in FIG. 3, the circuit pattern is destroyed, and according to the method shown in FIG. This is because the wire bonding properties are significantly deteriorated, making the electrical connection of transistors etc. uncertain, and the reliability of the circuit extremely reduced.

[発明の目的] 本発明は上記観点に基づいてなされたもので、その目的
は、修正可能な不良を救済することのできる不良表示方
法を提供することにある。
[Object of the Invention] The present invention has been made based on the above-mentioned viewpoint, and an object of the present invention is to provide a defect display method capable of relieving a correctable defect.

[目的を達成するための手段] 本発明においては、レーザトリミング後の抵抗値が規定
値に合わない場合に、g回路基板のパターン形成面にレ
ーザによって不良マークを形成表示する方法において、
前記脱回路基板のパターン形成面に不良マーキング用の
ランドを形成し、このランドにレーザによって不良マー
クを形成表示することによって、上記目的を達成する。
[Means for Achieving the Object] In the present invention, in a method of forming and displaying a defective mark on a pattern forming surface of a g circuit board using a laser when the resistance value after laser trimming does not match a specified value,
The above object is achieved by forming a land for defect marking on the pattern forming surface of the decircuit board, and forming and displaying a defect mark on the land using a laser.

L発明の実施例] 第1図は本発明方法の一実施例を示す図である。Examples of L invention] FIG. 1 is a diagram showing an embodiment of the method of the present invention.

図において、1oは脱回路基板で、そのパターン形成面
11に不良マーキング用のランド12が形成されている
。不良マーキング用のランI” 12は、本例では、配
線パターン13と電気的に独立した状態でパターン形成
面11の余白部分に形成されており、0.8mm角程度
より大きな正方形である。ランド12は導体パターンの
形成時にこれと共に形成される。膜抵抗の数が多くレー
ザト    ′リミングが複数回にわけて行なわれる場
合には。
In the figure, 1o is a decircuit board, and lands 12 for defect marking are formed on the pattern forming surface 11 of the board. In this example, the defect marking run I" 12 is formed in the margin of the pattern forming surface 11 in a state that is electrically independent of the wiring pattern 13, and is a square land larger than about 0.8 mm square. 12 is formed together with the conductor pattern when the conductor pattern is formed.When the number of film resistors is large and laser trimming is performed in multiple steps.

その回数に対応する数の不良マーキング用のランド12
が形成される。すなわち、脱回路基板lOにおける膜抵
抗のトリミングが例えば5回にわけて行なわれる場合に
は55個の不良マーキング用のランド12が形成され、
各回毎に割り当てられる。
A number of lands 12 for defect marking corresponding to the number of times
is formed. That is, when trimming the film resistance on the decircuiting board 1O is performed, for example, five times, 55 lands 12 for defective marking are formed.
Assigned each time.

このような不良マーキング用のランド12には、トリミ
ング後の抵抗値が規定値に合わない場合に、レーザで不
良マークが形成表示される。不良マークとしては、トリ
ミング後の抵抗値が規定値より高い場合の不良か或は低
い場合の不良かの区別ができるように、夫々の不良の場
合で互いに異なる文字あるいは記号が形成表示されるこ
とが望ましい、これは、互いに異なる2種の文字を用意
し、これらの文字を規定値よりも高い場合の不良と低い
場合の不良とに対応させ、不良が発生した場合に、トリ
ミングされた抵抗値の規定値に対する大小に応じて対応
する文字を形成表示するようにレーザトリマを制御する
ことで実現される。
A defective mark is formed and displayed on such a defect marking land 12 using a laser when the resistance value after trimming does not match a specified value. As a defect mark, different characters or symbols are formed and displayed for each defect so that it can be distinguished whether the resistance value after trimming is higher than the specified value or lower than the specified value. It is desirable to prepare two types of characters that are different from each other, and make these characters correspond to failures when the value is higher than the specified value and failure when the value is lower than the specified value, and when a failure occurs, the trimmed resistance value is displayed. This is achieved by controlling a laser trimmer to form and display corresponding characters depending on the size of the character relative to the specified value.

これにより、トリミングによる切り込みが浅い修正可能
なものと切り込みすぎた修正不可能なものとの判別が容
易になる。トリミングが複数回にわけて行なわれる場合
には、不良が発生したトリミング回数に対応する不良マ
ーキング用のランド12に不良マークが形成表示される
。この結果、不良がいずれのトリミング回数で発生した
かを容易に判別することができ、不良に対する対応を迅
速に行なうことができる。
This makes it easy to distinguish between those whose cuts are shallow and can be corrected by trimming, and those whose cuts are too deep and cannot be corrected. When trimming is performed multiple times, a defect mark is formed and displayed on the defect marking land 12 corresponding to the number of times of trimming in which the defect occurred. As a result, it is possible to easily determine at which trimming number the defect has occurred, and it is possible to quickly take measures against the defect.

第2図は本発明方法の別の実施例を示す図で、その特徴
は、不良マーキング用のランド14を配線パターン13
に附随する所謂捨てパターンとして形成することにある
。これによれば、先の実施例の場合と比較して配線パタ
ーンから分離しない分だけスペースを狭くすることがで
き、広いスペースがとれない場合に有効である。
FIG. 2 is a diagram showing another embodiment of the method of the present invention, and its feature is that a land 14 for defect marking is placed on a wiring pattern 13.
The purpose is to form it as a so-called throwaway pattern associated with. According to this, the space can be narrowed by the amount of separation from the wiring pattern compared to the case of the previous embodiment, which is effective when a large space cannot be taken.

以上述べた各実施例では正方形の不良マーキング用のラ
ンドを例に説明したが、その他の任意の形状とすること
は勿論可能である。
In each of the embodiments described above, a square land for defect marking is used as an example, but it is of course possible to use any other shape.

[発明の効果] 以上説明したように本発明によれば、膜向路基板のパタ
ーン形成面に不良マーキング用のランドを形成し、この
ランドにレーザによって不良マークを形成表示するよう
にしたので、不良マークの形成表示によって回路パター
ンを破壊したり或はトランジスタなどの個別部品のラン
ドの酸化変質を未たすようなことがなくなり、修正可能
な不良を救済するこができ、歩留りを向上させることが
できる。
[Effects of the Invention] As explained above, according to the present invention, a land for defect marking is formed on the pattern forming surface of the film facing path substrate, and a defect mark is formed and displayed on this land using a laser. To prevent circuit patterns from being destroyed or oxidation deterioration of lands of individual components such as transistors due to the formation of defective marks, and to be able to rescue correctable defects and improve yields. I can do it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明方法の一実施例を示す図、第2図は本発
明方法の別の実施例を示す図、第3図および第4図は夫
々不良表示の従来例を示す図である。 io:g回路基板 11:パターン形成面
FIG. 1 is a diagram showing one embodiment of the method of the present invention, FIG. 2 is a diagram showing another embodiment of the method of the present invention, and FIGS. 3 and 4 are diagrams each showing a conventional example of defect display. . io:g circuit board 11: pattern forming surface

Claims (1)

【特許請求の範囲】[Claims] レーザトリミング後の抵抗値が規定値に合わない場合に
、脱回路基板のパターン形成面にレーザによって不良マ
ークを形成表示する方法において、前記膜回路基板のパ
ターン形成面に不良マーキング用のランドを形成し、こ
のランドにレーザによって不良マークを形成表示するよ
うにしたことを特徴とする膜回路基板の不良表示方法。
In a method of forming and displaying a defective mark using a laser on a pattern-formed surface of a decircuited circuit board when a resistance value after laser trimming does not match a specified value, a land for defect marking is formed on the pattern-formed surface of the film circuit board. A method for indicating a defective film circuit board, characterized in that a defective mark is formed and displayed on the land using a laser.
JP60053965A 1985-03-18 1985-03-18 Defective display for film circuit board Granted JPS61212088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60053965A JPS61212088A (en) 1985-03-18 1985-03-18 Defective display for film circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60053965A JPS61212088A (en) 1985-03-18 1985-03-18 Defective display for film circuit board

Publications (2)

Publication Number Publication Date
JPS61212088A true JPS61212088A (en) 1986-09-20
JPH0376799B2 JPH0376799B2 (en) 1991-12-06

Family

ID=12957383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60053965A Granted JPS61212088A (en) 1985-03-18 1985-03-18 Defective display for film circuit board

Country Status (1)

Country Link
JP (1) JPS61212088A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392261B1 (en) * 2012-08-31 2014-05-12 경상대학교산학협력단 Volatilizer on lighting apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53136662A (en) * 1977-05-02 1978-11-29 Hitachi Ltd Method of producing thin film ic

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53136662A (en) * 1977-05-02 1978-11-29 Hitachi Ltd Method of producing thin film ic

Also Published As

Publication number Publication date
JPH0376799B2 (en) 1991-12-06

Similar Documents

Publication Publication Date Title
JPS61212088A (en) Defective display for film circuit board
JPH04357801A (en) Manufacture of chip type resistor string
JPH03259501A (en) Discrimination indication displaying method for resistor and its resistance value adjusting method
JPH03119783A (en) Hybrid integrated circuit device, manufacture thereof and discrimination thereof
JPS62104065A (en) Hybrid integrated circuit
JPH0488693A (en) Manufacture of hybrid integrated circuit board
JP2867112B2 (en) Chip type resistor network and manufacturing method thereof
JPS5817640A (en) Semiconductor device
JPS6320081Y2 (en)
JPH0766517A (en) Test coupon set
JP3707357B2 (en) Defect detection method for electronic component modules
JPH09205261A (en) Flexible printed circuit board
JP2005303199A (en) Collecting board for electronic components, and manufacturing method of the electronic components
JPH046221Y2 (en)
JPS6034050A (en) Integrated circuit for generating reference voltage
JPH0621270Y2 (en) Printed wiring board
JPH0961494A (en) Pattern for testing printed circuit board
JPH0521940A (en) Printed-circuit board and its manufacture
JPH0918148A (en) Production of low temperature fired multilayer ceramic circuit board
JPH03222460A (en) Semiconductor integrated circuit device
JPH07162123A (en) Circuit module
JPH02215185A (en) Manufacture of hybrid integrated circuit
CN115656789A (en) Step bonding pad structure and testing method thereof
JPH10112587A (en) Manufacture of ceramic multilayer substrate
JPH0537100A (en) Printed wiring board and checking of marking printing in printed wiring board