JPS61210710A - Amplifying circuit for wide band negative feedback - Google Patents

Amplifying circuit for wide band negative feedback

Info

Publication number
JPS61210710A
JPS61210710A JP5093985A JP5093985A JPS61210710A JP S61210710 A JPS61210710 A JP S61210710A JP 5093985 A JP5093985 A JP 5093985A JP 5093985 A JP5093985 A JP 5093985A JP S61210710 A JPS61210710 A JP S61210710A
Authority
JP
Japan
Prior art keywords
signal
circuit
feedback
field effect
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5093985A
Other languages
Japanese (ja)
Other versions
JPH0758869B2 (en
Inventor
Isamu Takano
高野 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60050939A priority Critical patent/JPH0758869B2/en
Publication of JPS61210710A publication Critical patent/JPS61210710A/en
Publication of JPH0758869B2 publication Critical patent/JPH0758869B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To set respectively independently input impedance resistance and a feedback quantity and to obtain a wide band characteristic by connecting and using a band compensating circuit composed of a capacitor and a resistance between a source and a ground of an FET to impress an input signal. CONSTITUTION:The drains of FET 31 and 32 are respectively connected in parallel, an input signal is impressed through a capacitor C151 to a gate of the FET 31 and part of the output signal is impressed through a feedback circuit 10 to a gate of the FET 32. Further, a source of the FET 31 is earthed on the ground through a band compensating circuit 100 composed of the parallel connection with a capacitor CP101 and a resistance 102. Consequently, the device has the peaking characteristic determined by the capacitor CP101 and the resistance RP102 of the band compensating circuit 100, and thus, the wide band characteristic whose band is improved is obtained. In such a way, the FET 31 and the ET 32 are connected in parallel, and to the gate of the FET 31, the input signal is inputted and to the gate of the FET 32, a feedback loop is inputted respectively, and therefore, the input signal and the feedback loop can be separated, and the input impedance and the feedback quantity can be respectively independently set to the prescribed value.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、広帯J或艮帰還増幅回路に関するものである
DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to a broadband J-type feedback amplifier circuit.

(1尼米技術) 第5図は、従来の広帯域r1帰還増幅回路を示す回路図
である。同図は電界効果トランジスタ(以下ではIi’
l ETと略称する)としてガリウムヒ素(以下ではG
aAsと略称する)FETを用いたソース接地形1段の
広帯域交流結合負帰還増幅回路の構成例を示したもので
ある。(文献”Use Negative Feedb
ack To 5lashWidebandVSWII
”MICROWAVESOCT1977、vo] 17
NIO参照)この回路で使用されるGaAs−FETは
シリコン・バイポーラトランジスタに比べ最大発振周波
数が非常に高く、最大有能電力利得が大きくかつ低雑音
である等の特徴を有するから、広帯域な低雑音増幅器或
いはマイクロ波帯の発振回路等に広く用いられている。
(1 American Technology) FIG. 5 is a circuit diagram showing a conventional wideband r1 feedback amplifier circuit. The figure shows a field effect transistor (hereinafter Ii'
gallium arsenide (hereinafter referred to as G
This figure shows an example of the configuration of a single-stage broadband AC-coupled negative feedback amplifier circuit using FETs (abbreviated as aAs). (Reference “Use Negative Feedb
ack To 5lashWidebandVSWII
“MICROWAVESOCT1977, vo] 17
(Refer to NIO) The GaAs-FET used in this circuit has characteristics such as a much higher maximum oscillation frequency, a large maximum available power gain, and low noise compared to silicon bipolar transistors, so it has a wide band and low noise. It is widely used in amplifiers, microwave band oscillation circuits, etc.

また電子の移動度が太きいため相互コンダクタンスgn
lも大きくなり、直列抵抗が小さくかつ寄生容量が小さ
い等の理由により、高速で動作しかつ消費電力が少ない
という利点が有る。
Also, because the mobility of electrons is large, the mutual conductance gn
l is also large, and because of the small series resistance and small parasitic capacitance, there are advantages of high speed operation and low power consumption.

第5図において、入力端1に入力された信号はコンデン
サC151により直流成分が遮1折され、FET3のゲ
ートに入力される。FET3のゲート電位は、抵抗R1
52及びR253によって構成されるバイアス回路を介
しで直流電源Vにoより加えられる。帰還抵抗R554
が無い場合、FET3に入力された信号は、FET3の
相互コンダクタンスgmと負荷抵抗R,56の積によっ
て決まる電圧増幅炭分だけ増幅され、出力側に設けた直
流遮1折用コンデンサ57を介して出力端2から出力さ
れる。一般に、電源変動に対する安定度の向」二、トラ
ンジスタのバラツキによる特性変動の吸収、非直線歪の
改善、より一層の広帯域化等を1」的として増幅回路に
負帰還を施すことが広く用いられるが、その−例として
第5図に示すようにFET3のドレインからゲートへの
電圧帰還を行うための抵抗R,54を挿入して帰還路と
する回路型式が公知である。コンデンサC,55は帰還
路の直流成分を遮1析するためのものである。帰還量は
、抵抗R152とJlk抗R253と入カイ言号源の出
力インピーダンスとを並列にしたインピーダンスの値と
、帰還抵抗R,54との分圧比でほぼ定まる。
In FIG. 5, the DC component of the signal input to the input terminal 1 is blocked by the capacitor C151, and the signal is input to the gate of the FET3. The gate potential of FET3 is the resistor R1
52 and R253, it is applied to the DC power supply V from o. Feedback resistor R554
If there is no signal, the signal input to FET 3 is amplified by the voltage amplification value determined by the product of the mutual conductance gm of FET 3 and the load resistance R, 56, and is amplified by the voltage amplification value determined by the product of the mutual conductance gm of FET 3 and the load resistance R, 56, and is then amplified by the voltage amplification value determined by the product of the mutual conductance gm of FET 3 and the load resistance R, 56, and is then amplified by the voltage amplification value determined by the product of the mutual conductance gm of FET 3 and the load resistance R, 56. It is output from the output end 2. In general, applying negative feedback to amplifier circuits is widely used to improve stability against power supply fluctuations, absorb characteristic fluctuations due to transistor variations, improve nonlinear distortion, and further widen the bandwidth. However, as an example, as shown in FIG. 5, there is a known circuit type in which a resistor R54 is inserted to provide a feedback path for voltage feedback from the drain to the gate of the FET 3. The capacitor C, 55 is for blocking and analyzing the direct current component of the feedback path. The amount of feedback is approximately determined by the voltage division ratio between the impedance value obtained by connecting the resistor R152, the Jlk resistor R253, and the output impedance of the input signal source in parallel, and the feedback resistor R,54.

(従来技術の問題点) しかし、このような従来の帰還増幅回路においては、電
界効果)・ランジスタ自身の持つ容量等によりある程度
以上の高帯域化が難しく、さらには帰還路が入力信号路
に接続されているために、該帰還増幅回路の入力インピ
ーダンスと帰還量とをそれぞれ独立に設定することが不
可能であるため回路設計に手間がかかり、かつ入力イン
ピーダンスと帰還量の設定し得る範囲にかなりの制約を
受けるという欠点があった。
(Problems with the prior art) However, in such conventional feedback amplifier circuits, it is difficult to increase the bandwidth beyond a certain level due to field effects, the capacitance of the transistor itself, etc., and furthermore, the feedback path is connected to the input signal path. Because of this, it is impossible to independently set the input impedance and feedback amount of the feedback amplifier circuit, which requires a lot of effort in circuit design, and the range in which the input impedance and feedback amount can be set is quite limited. It had the disadvantage of being subject to restrictions.

(発明の目的) 第1の本発明の目的は、前記の欠点を除去して入力イン
ピーダンスと帰還量とをそれぞれ独立に設定でき広帯域
かつ回路設計が容易な広帯域負帰還増幅回路を提供する
ことにある。
(Objective of the Invention) A first object of the present invention is to provide a wideband negative feedback amplifier circuit that eliminates the above-mentioned drawbacks and can independently set the input impedance and the amount of feedback, and has a wideband and easy circuit design. be.

更に第2の発明の目的は、前記の欠点を除去しかつ帰還
量を定める抵抗分圧比を変えることなく、帰還信号が印
加される電界効果トランジスタのゲート電圧を可変とす
ることにより広帯域でなおかつ利得を可変にできる広帯
域負帰還増幅回路を提供することにある。
A further object of the second invention is to eliminate the above-mentioned drawbacks and to make it possible to achieve a wide band and a gain by making the gate voltage of the field effect transistor to which the feedback signal is applied variable, without changing the resistor voltage division ratio that determines the amount of feedback. The object of the present invention is to provide a wideband negative feedback amplifier circuit that can make the output variable.

更に第3の発明の目的は、前記の欠点を除去し、かつ帰
還路の一部を可変利得とすることにより広帯域でなおか
つ利得を可変にできる広帯域負帰還増幅回路を提供する
ことにある。
A third object of the present invention is to provide a wideband negative feedback amplifier circuit which eliminates the above-mentioned drawbacks and is capable of wideband and variable gain by making a part of the feedback path variable gain.

(発明の構成) 本発明によれば、人力信号に対応する第1の信号を送出
する入力回路と、ドレイン同士を並列接続した2個の電
界効果トランジスタを備えた増幅回路と、前記増幅回路
が送出する信号を受けて帰還信号を送出する帰還回路と
前記増幅回路が送出する信号に対応する出力信号を送出
する出力回路とを有し、前記2個の電界効果トランジス
タのうち一方のケートには前記第1の信号を他方のゲー
トには前記帰還信号をそれぞれ印加するようにし、さら
に前記2(固の、if W効果トランジスタのうち第1
の信号を人力する電界効果トランジスタのソースは抵抗
R5ど容置Cとの並列接続によって構成される帯域補償
回路を介してグランドに接地し、他方の電界効果トラン
ジスタのソースは直接グランドに接地したことを特徴と
する広帯域f1帰還増幅回路が得られる。9 史に本発明によれは、入力信号に対応する第1の信号を
送出する入力回路と、ドレイン同士を並列接続した2個
の電!/を効果トランジスタを備えた増幅回路と、ゲー
ト電圧を可変できる直流電源を備え前記増幅回路が送出
する信号を受けて帰還信号を送出する可変帰還回路と、
前記増幅回路が送出する信号に対応する出力信号を送出
する出力回路とを有し、前記2個の電界効果トランジス
タのうち一方のゲートには前記第1の信号を他方のゲー
)・には前記帰還信号をそれぞれ印加するようにし、さ
らに前記2個の電界効果トランジスタのうち第1の信号
を入力する電界効果トランジスタのソースは抵抗Rと容
量Cとの並列接続によって構成される帯J或補償回路を
介してグランドに接地し、他方の電界効果トランジスタ
のソースは直接グランドに接地したことを特徴とする広
帯域負帰還増幅回路か得られる。
(Structure of the Invention) According to the present invention, an input circuit that sends out a first signal corresponding to a human input signal, an amplifier circuit including two field effect transistors whose drains are connected in parallel, and the amplifier circuit include: a feedback circuit that receives a signal to be sent out and sends out a feedback signal; and an output circuit that sends out an output signal corresponding to the signal sent out by the amplifier circuit; The first signal is applied to the other gate, and the feedback signal is applied to the other gate.
The source of the field effect transistor that inputs the signal is grounded via a band compensation circuit configured by parallel connection of resistor R5 and capacitor C, and the source of the other field effect transistor is grounded directly. A wideband f1 feedback amplifier circuit characterized by the following can be obtained. 9. According to the present invention, an input circuit that sends out a first signal corresponding to an input signal, and two electric circuits whose drains are connected in parallel are used. an amplifier circuit equipped with an effect transistor; a variable feedback circuit equipped with a DC power supply capable of varying a gate voltage;
an output circuit that sends out an output signal corresponding to the signal sent out by the amplification circuit, and the gate of one of the two field effect transistors receives the first signal; Feedback signals are applied to each of the field effect transistors, and the source of the field effect transistor to which the first signal of the two field effect transistors is input is connected to a band J or a compensation circuit formed by a parallel connection of a resistor R and a capacitor C. A broadband negative feedback amplifier circuit is obtained, which is characterized in that the source of the other field effect transistor is connected directly to the ground.

更に本発明によれば、入力信号に対応する第1の信号を
送出する入力回路と、ISレイン同士を並列接続した2
個の電界効果トランジスタを備えた増幅回路と、irJ
変抵抗抵抗えを備え前記増幅回路が送出する信号を受け
て帰還信号を送出する可変帰還回路と、前記増幅回路が
送出する信号に対応する出力信号を送出する出力回路と
を有し、前記2個の電界効果トランジスタのうち一方の
ゲー1へには前記第1の信号を他方のゲートには前記帰
還信号をそれぞれ印加するようにし、さらに前記2個の
電界効果トランジスタのうち第1の信号を入力する電界
効果トランジスタのソースは抵抗Rと容量Cとの並列接
続によって構成される帯域補償回路を介してグランドに
接地し、他方の電界効果トランジスタのソースは直接グ
ランドに接地したことを特徴とする広帯域負帰還増幅回
路が得られる。
Furthermore, according to the present invention, an input circuit that sends out a first signal corresponding to an input signal, and two IS lanes connected in parallel.
an amplifier circuit equipped with field effect transistors, and irJ
The variable feedback circuit includes a variable resistance resistor and receives the signal sent out by the amplifying circuit and sends out a feedback signal, and the output circuit sends out an output signal corresponding to the signal sent out by the amplifying circuit, The first signal is applied to the gate 1 of one of the field effect transistors, and the feedback signal is applied to the other gate, and the first signal of the two field effect transistors is applied. The source of the input field effect transistor is grounded via a band compensation circuit configured by a parallel connection of a resistor R and a capacitor C, and the source of the other field effect transistor is directly grounded. A broadband negative feedback amplifier circuit is obtained.

(実施例) 以下、図面を参照しながらまず第1の発明について詳細
な説明を行う。
(Example) Hereinafter, the first invention will be described in detail with reference to the drawings.

第1図は、FET31.32のトレインをそれぞれ並列
接続し、FET3 ]のゲートにはコンデンサC151
を介して入力信号を印加し、FET32のゲートには帰
還回路10を介して出力信号の一部を印加するようにし
、更にFET31のソースをコンデンサC,101と抵
抗102との並列接続で構成される帯域補償回路100
を介してグランドに接地するようにした、第1の発明の
実施態様の一例を示す図である。同図において、FET
31.32の直流バイアスは負荷抵抗I)、、56を介
して直流電流■DD59から加えられる。Ill、荷抵
抗P、、56は、通常の抵抗の如く受動素子であっても
あるいはFETを含む能動素子であってもよい。コンデ
ンサC151,C257,C,55はいずれも直流遮断
用のコン・デンサである。同図においては帰還回路10
の構成の一例として交流結合による態様例を示した。入
力端1に入力された入力信号は、コンデンサC151に
より直流成分が遮断されてFET31のゲートに入力さ
れる。FET31の直流ゲート電位は、抵抗R152゜
R253から成るバイアス回路を介して直流電流■o6
58より加えられる。FET3 ]によって増幅される
トレインに出力される信号は、コンデ゛ンサC257に
よって直流成分が遮断され出力端2から出力される。こ
の出力される信号の周波数特性は、帯域補償回路100
のコンデンサCp101と抵抗Rp102とで決まるピ
ーキング特性を有しており、これによって帯域が改善さ
れた広帯域特性となっている。このコンデンサC,10
1と抵抗R,1,02の値は所望の特性にしたがって適
切に選定する事が必要である。一方、FET32のゲー
I・には、帰還回路10の帰還抵抗R154を介して出
力信号の一部が入力される。この信号の位相は、入力端
1の入力信号の位相を反転したものである。FET32
のゲート電位は、帰還回路10の抵抗R311と抵抗R
412で構成されるバイアス回路を介して直流電源V。
In Figure 1, trains of FET31 and FET32 are connected in parallel, and a capacitor C151 is connected to the gate of FET3.
A part of the output signal is applied to the gate of the FET 32 via the feedback circuit 10, and the source of the FET 31 is connected in parallel with a capacitor C, 101 and a resistor 102. Bandwidth compensation circuit 100
It is a figure which shows an example of the embodiment of the 1st invention which earthed to the ground via. In the same figure, FET
A DC bias of 31.32 is applied from a DC current DD59 via load resistors I), , 56. The load resistance P, , 56 may be a passive element such as a normal resistor, or an active element including an FET. Capacitors C151, C257, C, and 55 are all DC cutoff capacitors. In the figure, the feedback circuit 10
As an example of the configuration, an example of an embodiment using AC coupling is shown. The DC component of the input signal input to the input terminal 1 is blocked by the capacitor C151, and the input signal is input to the gate of the FET 31. The DC gate potential of FET31 is connected to the DC current ■o6 through a bias circuit consisting of resistors R152 and R253.
Added from 58. The DC component of the signal output to the train that is amplified by the FET3 is blocked by the capacitor C257, and the signal is output from the output terminal 2. The frequency characteristics of this output signal are determined by the band compensation circuit 100.
It has a peaking characteristic determined by the capacitor Cp101 and the resistor Rp102, and thereby has a wide band characteristic with an improved band. This capacitor C,10
It is necessary to appropriately select the values of resistor R1 and resistor R,1,02 according to the desired characteristics. On the other hand, a part of the output signal is input to the gate I of the FET 32 via the feedback resistor R154 of the feedback circuit 10. The phase of this signal is the inverted phase of the input signal at input terminal 1. FET32
The gate potential of the resistor R311 of the feedback circuit 10 and the resistor R
DC power supply V via a bias circuit composed of 412.

o58から加えられる。Added from o58.

FET32に帰還される信号の大きさは、抵抗R311
と抵抗R412とを並列にした抵抗値と帰還抵抗R45
4の抵抗値との比によってほぼ決まる。なお、第1図の
回路構成の場合、FET31とFET32とは並列に接
続されているため、FET31の負荷抵抗値は、負荷抵
抗R1,56に帰還回路10の入力抵抗とFET32の
動作抵抗との並列に接続したものとなる。したがって、
開放電圧利得は、FET31の相互コンダクタンスgm
と前記FETa ]の負荷抵抗値と帯域補償回路100
の抵抗Rp1.02との比との関係で決まる。すなわち
、第5図の従来構成の回路に比べ開放電圧利得は減少す
るので、第1図の回路において第5図の回路に近い利得
を得るためには帰還量を小さくする必要がある。第1図
に示す回路は、FET31とFET32とを並列に接続
し、FET31のゲートには入力信号を、FET32の
ゲートには帰還信号を各々入力する構成をとっている。
The magnitude of the signal fed back to FET32 is determined by the resistance R311.
and the resistance value of the resistor R412 in parallel and the feedback resistor R45
It is almost determined by the ratio to the resistance value of 4. In the case of the circuit configuration shown in FIG. 1, FET 31 and FET 32 are connected in parallel, so the load resistance value of FET 31 is determined by the load resistance R1, 56, the input resistance of the feedback circuit 10, and the operating resistance of FET 32. They are connected in parallel. therefore,
The open circuit voltage gain is determined by the mutual conductance gm of FET31.
and the load resistance value of the above-mentioned FETa] and the band compensation circuit 100
It is determined by the relationship between the resistance Rp1.02 and the ratio. That is, since the open circuit voltage gain is reduced compared to the conventional circuit shown in FIG. 5, it is necessary to reduce the amount of feedback in the circuit shown in FIG. 1 in order to obtain a gain close to that of the circuit shown in FIG. The circuit shown in FIG. 1 has a configuration in which FET 31 and FET 32 are connected in parallel, and an input signal is input to the gate of FET 31, and a feedback signal is input to the gate of FET 32.

従って、入力信号と帰還路とは分離することができ、入
力インピーダンスと帰還量とをそれぞれ独立に所望の値
に設定することが可能となり、回路設計が容易である。
Therefore, the input signal and the feedback path can be separated, and the input impedance and feedback amount can be independently set to desired values, which facilitates circuit design.

この場合人力インピーダンスの値は、通常FETの入力
インピーダンスがきわめて高いので、はぼ抵抗R152
と抵抗R253との並列値によって決められる。
In this case, the input impedance of the FET is usually extremely high, so the value of the human input impedance is determined by the resistor R152.
It is determined by the parallel value of R253 and resistor R253.

次に図面を参照して第2の発明についての詳細な説明を
行う。
Next, the second invention will be described in detail with reference to the drawings.

第2図はFET31.32のドレインを並列に接続し、
FET31のゲートには入力信号を印加し、FET32
のトランジスタのゲートには帰還抵抗を介して出力信号
の一部を印加すると共にFET32のゲートバイアス直
流電圧として可変直流電圧源VCONT1.3を設け、
更にFET31のソースをコンテ゛ンサC,101と抵
抗102との並列接続で構成される帯域補償回路100
を介してグランドに接地するようにした、第2の発明の
実施態様の一例を示した回路図である。入力端1に入力
された信号は、FET31によって増幅されてコンデン
サC257によって直流成分が直流遮断されて出力端2
から出力される。この出力される信号の周波数特性は、
帯域補償回路100のコンデンサC,101と抵抗す0
2とで決まるピーキング特性を有しており、これによっ
て帯域が改善された広帯域な特性となっている。このコ
ンデンサC,101と抵抗R,102の値は所望の特性
にしたがって適切に選定することが必要である。FET
32のゲートには、帰還抵抗R,54を介してFET3
1の出力信号の一部が入力される。FET32の直流ゲ
ートバイアス電圧は、可変直流電圧VCONT13の出
力電圧を、抵抗R311と抵抗R412とで分圧した値
となる3、なお第2図の回路において、FET31とF
ET32とは並列に接続されているため、FET31の
負荷抵抗値は、負荷抵抗R,,56に可変帰還回路20
の入力抵抗とFET32の動作抵抗とを並列に接続した
ものとなる。いま可変直流電源VCONT]、3の出力
電圧を変化させると、抵抗R311と抵抗R412の分
圧比によって決まるFET32の直流ゲートバイパス電
圧が変化する。これによって、FET32の直流動作点
が変化し、そのためFET32の相互コンダクタンスが
変わる。したがって負帰還回路の電圧伝達関数、言い換
えれば帰還量を変化させることができる。すなわち、可
変電流電圧源VCONT13を用いることにより、負帰
還増幅回路の利得を可変とすることができる。この可変
利得増幅回路は、寄生インピーダンスを生じやすい可変
抵抗素子を用いるので、利得量を大きく変えても利得の
周波数特性をほぼ平坦に保つことができるという特長が
ある。この実施態様によれば、例えば入力信号レベルの
変動に対応して利得を変化させて常に一定出力信号レベ
ルを得る、いわゆるAGC回路を構成することができ、
また入力インピーダンスと帰還量とをそれぞれ独立に設
定が可能な広帯域負帰還増幅回路が得られる。更に回路
設計が容易であるという特長がある。
In Figure 2, the drains of FETs 31 and 32 are connected in parallel,
An input signal is applied to the gate of FET31, and FET32
A part of the output signal is applied to the gate of the transistor via a feedback resistor, and a variable DC voltage source VCONT1.3 is provided as a gate bias DC voltage of the FET 32.
Furthermore, the source of the FET 31 is connected to a band compensation circuit 100 consisting of a parallel connection of a capacitor C, 101 and a resistor 102.
FIG. 7 is a circuit diagram showing an example of an embodiment of the second invention, in which the power source is connected to the ground through the ground. The signal input to the input terminal 1 is amplified by the FET 31, the DC component is blocked by the capacitor C257, and the signal is sent to the output terminal 2.
is output from. The frequency characteristics of this output signal are
Capacitor C, 101 of band compensation circuit 100 and resistor 0
It has a peaking characteristic determined by 2, which results in an improved broadband characteristic. It is necessary to appropriately select the values of the capacitor C, 101 and the resistor R, 102 according to the desired characteristics. FET
FET 3 is connected to the gate of 32 via feedback resistor R, 54.
A part of the output signal of No. 1 is input. The DC gate bias voltage of FET32 is the value obtained by dividing the output voltage of variable DC voltage VCONT13 by resistor R311 and resistor R412.
Since it is connected in parallel with ET32, the load resistance value of FET31 is determined by the load resistance R, 56 and the variable feedback circuit 20.
The input resistance of FET 32 and the operating resistance of FET 32 are connected in parallel. Now, when the output voltage of the variable DC power supply VCONT], 3 is changed, the DC gate bypass voltage of the FET 32, which is determined by the voltage division ratio of the resistor R311 and the resistor R412, changes. This changes the DC operating point of FET 32 and therefore changes the transconductance of FET 32. Therefore, the voltage transfer function of the negative feedback circuit, in other words, the amount of feedback can be changed. That is, by using the variable current and voltage source VCONT13, the gain of the negative feedback amplifier circuit can be made variable. This variable gain amplification circuit uses a variable resistance element that tends to generate parasitic impedance, so it has the advantage that the frequency characteristics of the gain can be kept almost flat even if the amount of gain is changed greatly. According to this embodiment, it is possible to configure a so-called AGC circuit that always obtains a constant output signal level by changing the gain in response to fluctuations in the input signal level, for example.
Furthermore, a wideband negative feedback amplifier circuit in which the input impedance and the amount of feedback can be set independently can be obtained. Another advantage is that circuit design is easy.

次に図面を参照して第3の発明について詳細な説明を行
う。
Next, the third invention will be described in detail with reference to the drawings.

第3図および第4図はそれぞれ、FET31.、32の
トレインを並列接続し、FET31のゲートには入力信
号を印加し、FET32のゲ−l・には出力信号の一部
を可変帰還回路30あるいは40を介して印加するよう
にし、更にFET31のソースをコンデンサC,101
と抵抗R,102との並列接続で構成される帯域補償回
路100を介してグランドに接地するようにした、第3
図の発明の実施態様の一例を示した回路図である。。
3 and 4 respectively show FET31. , 32 trains are connected in parallel, an input signal is applied to the gate of FET 31, a part of the output signal is applied to the gate of FET 32 via the variable feedback circuit 30 or 40, and The source of capacitor C, 101
The third circuit is connected to the ground via a band compensation circuit 100 consisting of a resistor R, 102 connected in parallel.
FIG. 2 is a circuit diagram showing an example of an embodiment of the illustrated invention. .

第3図の回路構成は、第1図の回路におりる帰還抵抗R
154のかわりに可変抵抗RfV54.1を用いたもの
である。]i”ET32−の帰還信号は、可変帰還回路
30の可変抵抗Rfv54]を介して印加される。この
時の帰還■は、可変抵抗Rfv54]と抵抗R311、
抵抗R412の並列抵抗値との比によって決まる。した
かつて、可変抵抗IえfV541を変化さぜることによ
り帰還量が変化し、増幅回路の利得を可変とすることが
できる。
The circuit configuration in Figure 3 is based on the feedback resistor R that goes into the circuit in Figure 1.
154, a variable resistor RfV54.1 is used. ] i''ET32- feedback signal is applied via the variable resistor Rfv54 of the variable feedback circuit 30. At this time, the feedback
It is determined by the ratio to the parallel resistance value of resistor R412. However, by changing the variable resistor IfV541, the amount of feedback changes, and the gain of the amplifier circuit can be made variable.

FET32の直流ゲート電位は抵抗R311、抵抗R4
によって設定されるため可変抵抗Rfv54.1を変化
させてもI”ET32の直流ゲート電位は一定に保たれ
る。第3図の回路においても第1図の回路を同様に帯域
補償回路100によって周波数特性の広帯域化が得られ
る。また、入力信号路と帰還路とは分離することができ
、入力インピーダンスと帰還量とを独立に設定が可能な
広帯1−4負増幅回路が得られる。更に、回路設計が容
易であるという特長がある。また、第3回の回路を用い
ることにより入力信号レベルの変動に対応して利得を変
化させて常に一定出力信号レベルを得る、いわゆるAG
C回路を構成することができる。第3図の回路は、可変
抵抗Rfv541を出力信号路とFET32のゲートど
の間にコンテ゛ンサ甲5を介して接続することにより帰
還量を変える形式であるが、第4図の回路のように第3
図の可変抵抗RfVを固定抵抗RI−44とし、FET
32のゲートとアースとの間にコンデンサC545を介
して可変抵抗R,441を接続して帰還量を可変とする
可変帰還回路40を用いて利得=T変の広帯域負帰還回
路増幅回路が得られる。
The DC gate potential of FET32 is set by resistor R311 and resistor R4.
Therefore, even if the variable resistor Rfv54.1 is changed, the DC gate potential of I"ET32 is kept constant. In the circuit shown in FIG. A broadband characteristic can be obtained.Also, the input signal path and the feedback path can be separated, and a broadband 1-4 negative amplifier circuit can be obtained in which the input impedance and the amount of feedback can be set independently. , which has the advantage of easy circuit design.Also, by using the circuit described in Part 3, the so-called AG, which constantly obtains a constant output signal level by changing the gain in response to fluctuations in the input signal level, has the advantage of being easy to design.
A C circuit can be constructed. The circuit shown in FIG. 3 is of a type in which the amount of feedback is changed by connecting a variable resistor Rfv541 between the output signal path and the gate of FET 32 via capacitor A5, but unlike the circuit shown in FIG.
The variable resistor RfV in the figure is set as a fixed resistor RI-44, and the FET
By using a variable feedback circuit 40 in which a variable resistor R, 441 is connected between the gate of 32 and the ground via a capacitor C545 to make the amount of feedback variable, a broadband negative feedback circuit amplification circuit with gain = T can be obtained. .

(発明の効果) 以−に詳細に説明したように、第1の発明によればFE
Tを用いた広帯域増幅回路として、2個のFETのドレ
イン同士を並列接続し、一方のFETのゲートには人力
信号を印加し他方のFETのゲートには帰還信号を印加
するようにし、更に入力信号を印加するFETのソース
トゲランド間にコンデンサと抵抗とから成る帯域補償回
路を接続して用いることにより、入力インピーダンスと
帰還量とをそれぞれ独立に設定することができ、かつ広
帯域特性を有し、なおかつ安定性の良い広帯域負帰還回
路増幅回路が得られる。
(Effect of the invention) As explained in detail below, according to the first invention, the FE
As a wideband amplifier circuit using T, the drains of two FETs are connected in parallel, a human input signal is applied to the gate of one FET, a feedback signal is applied to the gate of the other FET, and the input By connecting and using a band compensation circuit consisting of a capacitor and a resistor between the source and toge lands of the FET to which the signal is applied, the input impedance and the amount of feedback can be set independently, and it has broadband characteristics. In addition, a broadband negative feedback circuit amplifier circuit with good stability can be obtained.

更に第2の発明によれば、第1の発明の回路における帰
還信号を印加するFETの直流ゲートバイアス電圧を可
変直流電圧源VCONTを用いて変化させることにより
、利得が可変で入力インピーダンスと帰還量とを独立に
設定でき、かつ周波数特性の良い広帯域負帰還回路増幅
回路が得られる。
Furthermore, according to the second invention, by changing the DC gate bias voltage of the FET to which the feedback signal is applied in the circuit of the first invention using the variable DC voltage source VCONT, the gain is variable and the input impedance and the amount of feedback can be adjusted. It is possible to obtain a wideband negative feedback circuit amplification circuit that can independently set and has good frequency characteristics.

更に第3の発明によれば、第1の発明における広帯域負
帰還回路増幅回路の帰還路内の帰還抵抗として可変抵抗
R4vを用いることにより、利得が可変で入力インピー
ダンスと帰還量とを独立に設定でき安定性の良い広帯域
負帰還回路増幅回路が得られる。
Furthermore, according to the third invention, by using the variable resistor R4v as a feedback resistor in the feedback path of the broadband negative feedback circuit amplifier circuit in the first invention, the gain is variable and the input impedance and feedback amount can be set independently. As a result, a wideband negative feedback circuit amplifier circuit with good stability can be obtained.

なお以上の説明では、広帯域増幅回路を構成するのに適
したFETとしてGaA s F E Tを用いる場合
を特に述べたが、本発明の範囲はこれに限定されるもの
ではなく、シリコンのFETを用いる場合にも全く同様
に適用されることは言うまでもない。
In the above explanation, the case where a GaAs FET is used as a FET suitable for constructing a wideband amplifier circuit has been particularly described, but the scope of the present invention is not limited to this, and silicon FETs may also be used. Needless to say, the same applies to the case of using the same.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は第1の発明の一実施例を示す回路図、第2図は
第2の発明の一実施例を示す回路図、第3図は第3の発
明の一実施例を示す回路図、第4図は第3の発明の実施
態様を説明するための回路図、第5図は従来の広帯域負
帰還回路増幅回路を示す回路図である。 図において    ゛ 3、31.32・・・FET      52.53.
11: 12.10209.抵抗54、4406.帰還
     54□、44□08.可変抵抗      
  51、57.101.55.45・・・コンテ゛ン
サ  56−@荷抵抗       11・・・入力端
  2・・・出力端  59.58・・・直流電源13
・・・可変直流電源 闇1図 Vl)D 第 2 図 第3 図 Vo。 第 4 図 Vo。 了 rrG 第 5 図
Fig. 1 is a circuit diagram showing an embodiment of the first invention, Fig. 2 is a circuit diagram showing an embodiment of the second invention, and Fig. 3 is a circuit diagram showing an embodiment of the third invention. , FIG. 4 is a circuit diagram for explaining an embodiment of the third invention, and FIG. 5 is a circuit diagram showing a conventional broadband negative feedback circuit amplifier circuit. In the figure ゛3, 31.32...FET 52.53.
11: 12.10209. Resistor 54, 4406. Return 54□, 44□08. variable resistance
51, 57.101.55.45... Condenser 56-@load resistance 11... Input end 2... Output end 59.58... DC power supply 13
...Variable DC power supply Figure 1 Vl) D Figure 2 Figure 3 Vo. Figure 4 Vo. Figure 5

Claims (1)

【特許請求の範囲】 1、入力信号に対応する第1の信号を入力する入力回路
と、ドレイン同士を並列接続した2個の電界効果トラン
ジスタを備えた増幅回路と、前記増幅回路が送出する信
号を受けて帰還信号を送出する帰還回路と前記増幅回路
が送出する信号に対応する出力信号を送出する出力回路
とを有し、前記2個の電界効果トランジスタのうち一方
のゲートには前記第1の信号を他方のゲートには前記帰
還信号をそれぞれ印加するようにし、さらに前記2個の
電界効果トランジスタのうち第1の信号を入力する電界
効果トランジスタのソースは、抵抗Rと容量Cとの並列
接続によって構成される帯域補償回路を介してグランド
に接地し、他方の電界効果トランジスタのソースは直接
グランドに接地したことを特徴とする広帯域負帰還増幅
回路。 2、入力信号に対応する第1の信号を送出する入力回路
と、ドレイン同士を並列接続した2個の電界効果トラン
ジスタを備えた増幅回路と、ゲート電圧を可変できる直
流電源を備え前記増幅回路が送出する信号を受けて帰還
信号を送出する可変帰還回路と、前記増幅回路が送出す
る信号に対応する出力信号を送出する出力回路とを有し
、前記2個の電界効果トランジスタのうち一方のゲート
には前記第1の信号を他方のゲートには前記帰還信号を
それぞれ印加するようにし、さらに前記2個の電界効果
トランジスタのうち第1の信号を入力する電界効果トラ
ンジスタのソースは抵抗Rと容量Cとの並列接続によっ
て構成される帯域補償回路を介してグランドに接地し、
他方の電界効果トランジスタのソースは直接グランドに
接地したことを特徴とする広帯域負帰還増幅回路。 3、入力信号に対応する第1の信号を入力する入力回路
と、ドレイン同士を並列接続した2個の電界効果トラン
ジスタを備えた増幅回路と、可変抵抗を備え前記増幅回
路が送出する信号を受けて帰還信号を送出する可変帰還
回路と、前記増幅回路が送出する信号に対応する出力信
号を送出する出力回路とを有し、前記2個の電界効果ト
ランジスタのうち一方のゲートには前記第1の信号を他
方のゲートには前記帰還信号をそれぞれ印加するように
し、さらに前記2個の電界効果トランジスタのうち第1
の信号を入力する電界効果トランジスタのソースは、抵
抗Rと容量Cとの並列接続によって構成される帯域補償
回路を介してグランドに接地し、他方の電界効果トラン
ジスタのソースは直接グランドに接地したことを特徴と
する広帯域負帰還増幅回路。
[Claims] 1. An input circuit that inputs a first signal corresponding to an input signal, an amplifier circuit including two field effect transistors whose drains are connected in parallel, and a signal sent by the amplifier circuit. and an output circuit that sends out an output signal corresponding to the signal sent out by the amplifier circuit, and the gate of one of the two field effect transistors has the first The feedback signal is applied to the other gate of the field effect transistor, and the source of the field effect transistor to which the first signal of the two field effect transistors is input is connected to a resistor R and a capacitor C in parallel. 1. A wideband negative feedback amplifier circuit, characterized in that the source of the other field effect transistor is connected to the ground via a band compensation circuit configured by connection, and that the source of the other field effect transistor is directly connected to the ground. 2. The amplifier circuit includes an input circuit that sends out a first signal corresponding to the input signal, an amplifier circuit that includes two field effect transistors whose drains are connected in parallel, and a DC power supply that can vary the gate voltage. a variable feedback circuit that receives a signal to be sent out and sends out a feedback signal; and an output circuit that sends out an output signal corresponding to the signal sent out by the amplifier circuit, and the gate of one of the two field effect transistors. The first signal is applied to one gate, and the feedback signal is applied to the other gate, and the source of the field effect transistor to which the first signal is inputted is a resistor R and a capacitor. Grounded through a band compensation circuit configured by parallel connection with C,
A broadband negative feedback amplifier circuit characterized in that the source of the other field effect transistor is directly grounded. 3. An input circuit that receives a first signal corresponding to the input signal, an amplifier circuit that includes two field effect transistors whose drains are connected in parallel, and a variable resistor that receives the signal sent out by the amplifier circuit. a variable feedback circuit that sends out a feedback signal based on the feedback signal; and an output circuit that sends out an output signal corresponding to the signal sent out by the amplifier circuit; The feedback signal is applied to the other gate, and the first of the two field effect transistors is
The source of the field effect transistor that inputs the signal is grounded via a band compensation circuit formed by parallel connection of a resistor R and a capacitor C, and the source of the other field effect transistor is directly grounded. A wideband negative feedback amplifier circuit featuring:
JP60050939A 1985-03-14 1985-03-14 Wideband negative feedback amplifier circuit Expired - Lifetime JPH0758869B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60050939A JPH0758869B2 (en) 1985-03-14 1985-03-14 Wideband negative feedback amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60050939A JPH0758869B2 (en) 1985-03-14 1985-03-14 Wideband negative feedback amplifier circuit

Publications (2)

Publication Number Publication Date
JPS61210710A true JPS61210710A (en) 1986-09-18
JPH0758869B2 JPH0758869B2 (en) 1995-06-21

Family

ID=12872791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60050939A Expired - Lifetime JPH0758869B2 (en) 1985-03-14 1985-03-14 Wideband negative feedback amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0758869B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141107A (en) * 1981-02-26 1982-09-01 Nec Corp Wide-band negative feedback amplifying circuit
JPS5927612A (en) * 1982-08-09 1984-02-14 Nippon Telegr & Teleph Corp <Ntt> Amplifying circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141107A (en) * 1981-02-26 1982-09-01 Nec Corp Wide-band negative feedback amplifying circuit
JPS5927612A (en) * 1982-08-09 1984-02-14 Nippon Telegr & Teleph Corp <Ntt> Amplifying circuit

Also Published As

Publication number Publication date
JPH0758869B2 (en) 1995-06-21

Similar Documents

Publication Publication Date Title
US4038607A (en) Complementary field effect transistor amplifier
US6566949B1 (en) Highly linear high-speed transconductance amplifier for Gm-C filters
KR100427878B1 (en) Amplifier circuit
US4045747A (en) Complementary field effect transistor amplifier
JP3390093B2 (en) Differential amplifier
US4406990A (en) Direct coupled DC amplification circuit
US6069522A (en) Circuitry and method for providing boost and asymmetry in a continuous-time filter
US6346804B2 (en) Impedance conversion circuit
JPH04233306A (en) Linear cmos output stage
US4315223A (en) CMOS Operational amplifier with improved frequency compensation
US2936424A (en) Transistor amplifier
JPH0573285B2 (en)
JPS61210710A (en) Amplifying circuit for wide band negative feedback
JPS62104303A (en) Wide band negative feedback amplifying circuit
JPS6251812A (en) Broad band negative feedback amplifier circuit
JPS6132842B2 (en)
US4677391A (en) Series biasing scheme for field effect transistors
JPS61234107A (en) Wide-band negative feedback amplifier circuit
JP3147597B2 (en) Monolithic integrated circuit
JPH0738540B2 (en) Negative feedback amplifier circuit
JPH051649B2 (en)
JPS62136114A (en) Negative feedback amplifier circuit
JPH0472403B2 (en)
JPH01149603A (en) Negative feedback amplifier circuit
JP2876701B2 (en) Operational amplifier circuit