JPS62136114A - Negative feedback amplifier circuit - Google Patents

Negative feedback amplifier circuit

Info

Publication number
JPS62136114A
JPS62136114A JP27722985A JP27722985A JPS62136114A JP S62136114 A JPS62136114 A JP S62136114A JP 27722985 A JP27722985 A JP 27722985A JP 27722985 A JP27722985 A JP 27722985A JP S62136114 A JPS62136114 A JP S62136114A
Authority
JP
Japan
Prior art keywords
circuit
field effect
effect transistor
gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27722985A
Other languages
Japanese (ja)
Inventor
Isamu Takano
高野 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27722985A priority Critical patent/JPS62136114A/en
Publication of JPS62136114A publication Critical patent/JPS62136114A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To set independently an input impedance and a feedback quantity and to realize a broad band characteristic by providing two FETs whose drains are connected in parallel, inpressing an input signal to one gate, inpressing a feedback signal to the other gate and providing the 1st and 2nd band compensation circuits. CONSTITUTION:A DC bias of the FETs 31, 32 whose drains are connected in parallel is fed from a terminal 59 having a voltage VDD via a band compensation circuit 1001. A resistor 56 and an inductance 103 of the circuit 1001 constitute a series peaking circuit. The input signal is inputted to a gate of the FET 31 and the DC gate potential is given by a bias circuit comprising resistors 52, 53 connected to a voltage VGG. The frequency characteristic of a signal outputted while being amplified by the FET 31 has a peaking characteristic depending on the inductance 103 and the resistance 56 of the circuit 1001 and a capacitor 101 and a resistor 102 of a band compensation circuit 1000 so as to attain a wide band characteristic. Since the input signal is given to the gate of the FET 31 and a feedback signal is inputted to the gate of the FET 32 as the constitution, the input impedance and the feedback quantity are set independently to facilitate the circuit design.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は負帰還増幅回路に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a negative feedback amplifier circuit.

〔従来の技術〕[Conventional technology]

第11図は、従来の負帰還増幅回路を示す回路である。 FIG. 11 shows a conventional negative feedback amplifier circuit.

同図は電界効果トランジスタ(以下てはFETと略称す
る)としてガリウムヒ素(以下ではGaAsと略称する
)FETを用いたソース接地形1段の交流結き負帰還増
幅回路の構成例分示した乙のである。この例に関しては
、1978年10月発行のマイクロウェーヴズ(M I
 CROWAVE)の第17巻第10号所載の論文「ユ
ーズ・イ・ガティウ゛・フィードバック・トつ・スラッ
シュ・ワイドバンド・ヴイエスダブルユーアール」 (
Use  Negative  FeedbackT 
o  S 1 a s h  W i cl e b 
a n d  V S XV R。
The figure shows an example of the configuration of a single-stage AC-coupled negative feedback amplifier circuit using a gallium arsenide (hereinafter referred to as GaAs) FET as a field effect transistor (hereinafter referred to as FET). It is. For this example, see Microwaves (MI) published in October 1978.
CROWAVE), Vol. 17, No. 10, the paper ``Use I Gotta Feedback Totsu Slash Wideband VS Double You'' (
Use Negative Feedback
o S 1 a s h W i cl e b
a n d V S XV R.

MICROWAVES  OCT  1978.V。MICROWAVES OCT 1978. V.

)’17  No、10)に詳述されている。この回路
で使用されるGaAs−FETは、シリコン・バイポー
ラトランジスタに比べ最大発振周波数が非常に高く、最
大有能電力利得か大きくかつ低雑音である等の特長を有
するから、広帯域な低雑音増幅器或いはマイクロ波帯の
発振回路等に広く用いられている。また、電子の移動度
が大きいため相互コンダクタンスgmも大きくなり1、
直列抵抗が小さくかつ寄生容量が小さい等の理由により
、高速で動作しかつ消費電力が少ないという利点が有る
。第4図において、入力端1に入力された信号はコンデ
ンサ51により直流成分が遮断され、FET3のゲート
に入力される。FET3のゲート電位は、抵抗52及び
抵抗53に、よって構成されるバイアス回路を介して直
流電源VGGが端子58より加えられる。帰還抵抗54
が無い場合、FET3に入力された信号は、FET3の
相互コンダクタンスg111と負荷抵抗56の抵抗値と
の積によって決まる電圧増幅変分だけ増幅され、出力側
に設けた直流遮断用コンデンサ57を介して出力端2か
ら出力される。一般に電源変動に対する安定度の向上、
トランジスタのバラツキによる特性変動の吸収、非直線
歪の改善、より一層の広帯域1ヒ等を目的として増幅回
路に負帰還を施すことが広く用いられるが、その−例と
して第4図に示すようにFET3のドしインからゲート
への電圧帰還を行なうための抵抗54を挿入して帰還路
とする回路型式が公知である−。コンデンサ55は帰還
路の直流成分を遮断するためのらのである。帰還量は、
抵抗52と抵抗53と入力信号源の出力インピーダンス
とを並列したインピーダンスの値と、帰還抵抗54の抵
抗値との分圧比でほぼ定まる。
)'17 No. 10). The GaAs-FET used in this circuit has features such as a very high maximum oscillation frequency, large maximum available power gain, and low noise compared to silicon bipolar transistors, so it can be used as a wideband low-noise amplifier or Widely used in microwave band oscillation circuits, etc. In addition, since the mobility of electrons is high, the mutual conductance gm also increases1,
Due to the small series resistance and small parasitic capacitance, it has the advantage of high speed operation and low power consumption. In FIG. 4, the DC component of the signal input to the input terminal 1 is blocked by the capacitor 51, and the signal is input to the gate of the FET 3. The gate potential of the FET 3 is applied from a terminal 58 to a DC power supply VGG via a bias circuit constituted by a resistor 52 and a resistor 53. Feedback resistor 54
If there is no signal, the signal input to the FET 3 is amplified by the voltage amplification variation determined by the product of the mutual conductance g111 of the FET 3 and the resistance value of the load resistor 56, and the signal is amplified by the voltage amplification variation determined by the product of the mutual conductance g111 of the FET 3 and the resistance value of the load resistor 56, and then the signal is amplified by the voltage amplification variation determined by the product of the mutual conductance g111 of the FET 3 and the resistance value of the load resistor 56. It is output from the output end 2. In general, improved stability against power fluctuations,
Applying negative feedback to amplifier circuits is widely used for the purpose of absorbing characteristic fluctuations due to transistor variations, improving nonlinear distortion, and achieving even wider bandwidth.An example of this is shown in Figure 4. A circuit type in which a resistor 54 is inserted to provide a feedback path for voltage feedback from the drain to the gate of the FET 3 is known. The capacitor 55 is for blocking the direct current component of the return path. The amount of return is
It is approximately determined by the voltage division ratio between the impedance value of the resistor 52, the resistor 53, and the output impedance of the input signal source in parallel, and the resistance value of the feedback resistor 54.

しかし、このような従来の帰還増幅回路においては、電
界効果トランジスタ自身の持つ容量等によりある程度以
上の高帯域化が難かしく、さらには帰還路が入力信号路
に接続されているために、該帰還増幅回路の入力インピ
ーダンスと帰還量とをそれぞれ独立に設定することが不
可能であるため回路設計に手間がかかり、かつ入力イン
ピーダンスと帰還量の設定し得る範囲にかなりの制約を
受けるという欠点があった。また、第4図に示すような
負帰還増幅回路を高速光受信回路のフロントエンドアン
プとして用いる場合、増幅回路の出力信号の帯域特性は
光検出器の容量と負荷抵抗との時定数により劣化した特
性となっている。従来はこの点を改善するために、第4
図に示す増幅回路とb゛C属にCとRから構成される等
1ヒ回路を挿入し、更に増、扁するという手段をとって
いた。しかし、この手段の場合、増幅回路多段接続によ
る特性劣[ヒ、増幅段数の増大といった欠点を有してい
る。また池の手段としては、第4図の増幅回路の負荷抵
抗56と、電圧VDDの直流電源を供給される端子5つ
との間にインダクタンスを挿入し、インダクタンスとの
直列ピーキング回路を構成し帯域補償を行なうという手
段がある。しかし、この手段でも良好な特性を確作する
ためにインダクタンスの値を大きくする方向で用いるこ
とにより浮遊容量か増加し、ひいては自己共振周波数の
低下を生じ、良好な特性が得られないという欠点を有し
ていた。
However, in such conventional feedback amplifier circuits, it is difficult to increase the bandwidth beyond a certain level due to the capacitance of the field effect transistor itself, and furthermore, since the feedback path is connected to the input signal path, the feedback Since it is impossible to set the input impedance and feedback amount of the amplifier circuit independently, it takes time and effort to design the circuit, and there are considerable restrictions on the range in which the input impedance and feedback amount can be set. Ta. Furthermore, when using a negative feedback amplifier circuit as shown in Fig. 4 as a front-end amplifier of a high-speed optical receiver circuit, the band characteristics of the output signal of the amplifier circuit deteriorate due to the time constant of the photodetector capacitance and load resistance. It has become a characteristic. Conventionally, to improve this point, the fourth
In addition to the amplifier circuit shown in the figure, a circuit consisting of C and R was inserted into the b-C group to further increase and expand the circuit. However, this method has drawbacks such as poor characteristics due to the multistage connection of amplifier circuits and an increase in the number of amplification stages. In addition, as a means for compensating for bandwidth compensation, an inductance is inserted between the load resistor 56 of the amplifier circuit shown in FIG. There is a way to do this. However, even with this method, if the inductance value is increased in order to ensure good characteristics, the stray capacitance will increase, and the self-resonant frequency will decrease, making it impossible to obtain good characteristics. had.

〔発明の目的〕[Purpose of the invention]

第1の発明の目的は、前記の欠点を除去して入力インピ
ーダンスと帰還量とをそれぞれ独立に設定でき広帯域か
つ回路設計が容易な負帰還増幅回路を提洪することにあ
る。また、2個の帯域補償回路を具備し帯域補償特性を
分割化する事により高帯域に対する帯域補償を実現し、
周波数特性が広帯域な負帰還増幅回路3提洪することに
ある。
A first object of the invention is to eliminate the above-mentioned drawbacks and to provide a negative feedback amplifier circuit that can independently set the input impedance and the amount of feedback, has a wide band, and is easy to design. In addition, it is equipped with two band compensation circuits and divides the band compensation characteristics to achieve band compensation for high bands.
The purpose of the present invention is to provide a negative feedback amplifier circuit 3 having a wide frequency characteristic.

更に第2の本発明の目的は、前記の欠点を除去し、かつ
帰還量を定める抵抗分圧化分変えることなく、帰還(2
号が印加される電界効果トランジスタのグーl−電圧を
可変とすることにより広帯域でなおかつ利得を可変でき
る負帰還増幅回路を提洪することにある。
A further object of the present invention is to eliminate the above-mentioned drawbacks and to provide feedback (2
An object of the present invention is to provide a negative feedback amplifier circuit which can be used in a wide band and whose gain can be varied by making the voltage of a field effect transistor to which a signal is applied variable.

更に第3の発明の目的は、前記の欠点を除去しかつ帰還
路の一部を可変利得とすることにより広帯域でなおかつ
利得を可変できる負帰還増幅回路を提供することにある
A third object of the present invention is to provide a negative feedback amplifier circuit which eliminates the above-mentioned drawbacks and allows a wide band and variable gain by making a part of the feedback path variable gain.

〔発明の構成〕[Structure of the invention]

本発明によれば、第一の抵抗とコンデンサとの並列接続
による第一の帯域補償回路と、第二の抵抗とインダンク
タンスとの直列接続による第二の帯域iri 済回路と
、ゲートに入力信号を入力されドレインを前記第二の帯
域補償回路を介して電源供給端子に接続されソースを前
記第一の帯域補償回路を介して接地された第一の電界効
果トランジスタと、ドレインを前記第一の電界効果トラ
ンジスタのドレインに接続されソースを接地された第二
の電界効果トランジスタと、前記第一の電界効果トラン
ジスタのドレインと前記第二の電界効果1〜ランジスタ
のゲート間に接続された帰還回路とを具備し、前記入力
信号を帯域補償をして増幅した出力信号を前記第一の電
界効果トランジスタのドレインから得るようにしたこと
を特徴とする負帰還増幅回路が得られる。
According to the present invention, a first band compensating circuit is formed by connecting a first resistor and a capacitor in parallel, a second band compensating circuit is formed by connecting a second resistor and an inductance in series, and an input signal is input to the gate. a first field effect transistor to which a signal is input, whose drain is connected to the power supply terminal via the second band compensation circuit, and whose source is grounded via the first band compensation circuit; a second field effect transistor connected to the drain of the field effect transistor and having its source grounded; and a feedback circuit connected between the drain of the first field effect transistor and the gates of the second field effect transistors. There is obtained a negative feedback amplifier circuit, characterized in that an output signal obtained by band-compensating and amplifying the input signal is obtained from the drain of the first field effect transistor.

さらに本発明によれば、第一の抵抗とコンデンサとの並
列接続による第一の帯域補償回路と、第二の抵抗とイン
ダンクタンスとの直列接続による第二の帯域補償回路と
、ゲートに入力信号を入力されドレインを前記第二の帯
域補償回路を介して電源供給端子に接続されソースを前
記第一の帯域補償回路を介して接地された第一の電界効
果トランジスタと、ドレインを前記第一の電界効果トラ
ンジスタのドレインに接続されソースを接地された第二
の電界効果1〜ランジスタと、前記第一の電界効果トラ
ンジスタのドレインと前記第二の電界効果トランジスタ
のグー1〜間に接続され前記第二の電界効果トランジス
タのゲートの電位を変化させる可変直流電源を有する帰
還回路とを具備し、前記入力信号を帯域補償をして増幅
した出力信号を前記第一の電界効果トランジスタのドレ
インから得るようにしたことを特徴とする負帰還増幅回
路が得られる。
Furthermore, according to the present invention, the first band compensation circuit is configured by connecting a first resistor and a capacitor in parallel, the second band compensation circuit is configured by connecting a second resistor and an inductance in series, and an input signal is input to the gate. a first field effect transistor to which a signal is input, whose drain is connected to the power supply terminal via the second band compensation circuit, and whose source is grounded via the first band compensation circuit; a second field effect transistor connected to the drain of the field effect transistor and having its source grounded; and a transistor connected between the drain of the first field effect transistor and the second field effect transistor transistor; a feedback circuit having a variable DC power supply that changes the potential of the gate of the second field effect transistor, and obtains an output signal obtained by band-compensating and amplifying the input signal from the drain of the first field effect transistor. A negative feedback amplifier circuit characterized by the following is obtained.

さらに本発明によれば、第一の抵抗とコンデンサとの並
列接続による第一の帯域補償回路と、第二の抵抗とイン
ダンクタンスとの直列接続による第二の帯域補償回路と
、ゲートに入力信号を入力されドレインを前記第二の帯
域補償回路を介して電源供給端子に接続されソースを前
記第一の帯域補償回路を介して接地された第一の電界効
果トランジスタと、ドレインを前記第一の電界効果トラ
ンジスタのドレインに接続されソースを接地された第二
の電界効果トランジスタと、前記第一の電界効果トラン
ジスタのドレインと前記第二の電界効果トランジスタの
ゲーI・間に接続され前記第二の電界効果トランジスタ
のゲートに入力する信号量を変fヒさせる可変抵抗を有
する帰還回路とを具備し、前記入力信号を帯域補償をし
て増幅した出力信号を前記第一の電界効果トランジスタ
のドレインから得るようにしたことを特徴とする負帰還
増陥回路が得られる。
Furthermore, according to the present invention, the first band compensation circuit is configured by connecting a first resistor and a capacitor in parallel, the second band compensation circuit is configured by connecting a second resistor and an inductance in series, and an input signal is input to the gate. a first field effect transistor to which a signal is input, whose drain is connected to the power supply terminal via the second band compensation circuit, and whose source is grounded via the first band compensation circuit; a second field effect transistor connected to the drain of the field effect transistor and having its source grounded; and a second field effect transistor connected between the drain of the first field effect transistor and the gate I of the second field effect transistor. a feedback circuit having a variable resistor that changes the amount of signal input to the gate of the first field effect transistor, and a feedback circuit having a variable resistance that changes the amount of signal input to the gate of the first field effect transistor; A negative feedback enhancement circuit is obtained, which is characterized in that it is obtained from the following.

〔実施例〕〔Example〕

以下図面を参照しながらまず第1の発明について詳細な
説明を行なう。
Hereinafter, the first invention will be described in detail with reference to the drawings.

第1図は、F E T 31 、 F E T 32の
ドレイン同士をそれぞれ並列に接続し、FET31のゲ
ートにはコンデンサ51を介して入力信号を印加し、F
 E T 32のゲートには3?fJ &回路10を介
して出力信号の一部を印加するようにし、更にF E 
T 31のソースをコンデンサ1’01と抵抗102と
の並列接続で構成される帯域補償回路1000を介して
グランドに接地するようにし、更に並列接続したFET
31とFET32のドレインと電圧■DDの直流電源に
接続される端子59との間に、インダクタンス103と
抵抗56の直列回路から成る帯域補償回路1001を設
け、FET31とFET32の負荷とした、第1の発明
の実施例を示す図である。同図において、FET:31
,32の直流バイアスは抵抗56とイングタンス103
を介して端子5つから加えられる。抵抗56とインダク
タンス103とは直列ピーキング回路を構成している。
In FIG. 1, the drains of FET31 and FET32 are connected in parallel, an input signal is applied to the gate of FET31 via a capacitor 51, and FET31 and FET32 are connected in parallel.
E T 3 at the gate of 32? A part of the output signal is applied through the fJ & circuit 10, and further F E
The source of T31 is connected to the ground via a band compensation circuit 1000 consisting of a capacitor 1'01 and a resistor 102 connected in parallel, and an FET connected in parallel.
A band compensation circuit 1001 consisting of a series circuit of an inductance 103 and a resistor 56 is provided between the drains of FET 31 and FET 32 and a terminal 59 connected to a DC power supply of voltage DD. FIG. 3 is a diagram showing an embodiment of the invention. In the same figure, FET: 31
, 32 has a resistor 56 and an intance 103
It is added from five terminals via. The resistor 56 and the inductance 103 constitute a series peaking circuit.

抵抗56は、通常の抵抗の如く受動素子であっても、あ
るいはFETを含む能動素子であってもよい。コンデン
サ51,57.55はいずれも直流遮断用のコンデンサ
である。同図においては帰還回路10の構成の一例とし
て交流結合による例を示した。入力端1に入力された入
力(3号は、コンデンサ51により直流成分が遮断され
てFET31のゲートに入力される。F E T 31
の直流ゲーI・電位は、端子58を介して電圧VGGの
直流電源に接続された抵抗52.53で構成されるバイ
アス回路によって与えられる。FET31によって増幅
されてドレインに出力される信号は、コンデンサ57に
よって直流成分が遮断され出力端2から出力される。こ
の出力される信号の周波数特性は、帯域補償回路100
0のコンデンサ101と抵抗102および帯域補償回路
1001のインダクタンス103と抵抗56とで決まる
ピーキング特性を有しており、これによって帯域が改善
された広帯域特性となっている。インダクタンス103
.抵抗56.コンデンサ101.抵抗102の値は所望
の特性にしたがって適切に選定することが必要である。
The resistor 56 may be a passive element such as a normal resistor, or may be an active element including a FET. The capacitors 51, 57, and 55 are both DC cutoff capacitors. In the figure, as an example of the configuration of the feedback circuit 10, an example using AC coupling is shown. The input (No. 3) input to input terminal 1 is input to the gate of FET 31 after its DC component is blocked by capacitor 51. FET 31
The DC gate I potential is given by a bias circuit composed of resistors 52 and 53 connected via a terminal 58 to a DC power supply of voltage VGG. The DC component of the signal amplified by the FET 31 and output to the drain is blocked by the capacitor 57, and the signal is output from the output terminal 2. The frequency characteristics of this output signal are determined by the band compensation circuit 100.
It has a peaking characteristic determined by a capacitor 101 of zero, a resistor 102, an inductance 103 of a band compensation circuit 1001, and a resistor 56, and thereby has a wide band characteristic with an improved band. inductance 103
.. Resistance 56. Capacitor 101. It is necessary to appropriately select the value of resistor 102 according to the desired characteristics.

一方、FET32のゲーl−には帰還回路10の帰還抵
抗54を介して出力信号の一部が入力される。この信号
の位相は、入力端1の入力信号の位相を反転したもので
ある。
On the other hand, a part of the output signal is input to the gate L- of the FET 32 via the feedback resistor 54 of the feedback circuit 10. The phase of this signal is the inverted phase of the input signal at input terminal 1.

FET32のゲート電位は、帰還回路10の抵抗11と
抵抗12とで構成されるバイアス回路を介して、端子5
8に接続される直流電源から与えられる。FET32に
帰還される信号の大きさは、抵抗11と抵抗12とを並
列にした抵抗値と帰還抵抗54の抵抗値R5との比によ
ってほぼ決まる。
The gate potential of the FET 32 is applied to the terminal 5 via a bias circuit composed of a resistor 11 and a resistor 12 of the feedback circuit 10.
It is supplied from a DC power supply connected to 8. The magnitude of the signal fed back to the FET 32 is approximately determined by the ratio of the resistance value of the resistor 11 and the resistor 12 in parallel to the resistance value R5 of the feedback resistor 54.

なお、第1図の回路構成の場合、FET31とFE T
 32とは並列に接続されているため、FET31の負
荷抵抗値は、抵抗56に帰還回路10の入力抵抗とFE
T32の動作抵抗とを並列に接続したらのとなる。した
がって開放電圧利得は、FET31の相互コンダクタン
スgmとF E T 31の負荷抵抗値との関1系で決
まる。
In addition, in the case of the circuit configuration shown in Fig. 1, FET31 and FET
32, the load resistance value of FET 31 is determined by the input resistance of feedback circuit 10 and FE
This is what happens when the operating resistance of T32 is connected in parallel. Therefore, the open circuit voltage gain is determined by the relationship between the mutual conductance gm of the FET 31 and the load resistance value of the FET 31.

第1図に示す回路は、FET31とFET32とを並列
に接続し、FET31のゲートには入力信号を、FET
32のゲートには帰還信号を各マ入力する構成をとって
いる。したがって、入力信号路と帰還路とは分離するこ
とができ、入力インピーダンスと帰還量とをそれぞれ独
立に所望の値に設定することが可能となり、回路設計が
用意である。この場合、入力インピーダンスの値は、通
常FETの入力インピーダンスがきわめて高いので、は
ぼ抵抗52と抵抗53との並列値によって決められる。
The circuit shown in FIG.
The configuration is such that a feedback signal is input to each gate of 32. Therefore, the input signal path and the feedback path can be separated, and the input impedance and feedback amount can be independently set to desired values, making circuit design easy. In this case, the value of the input impedance is determined by the parallel value of the resistor 52 and the resistor 53, since the input impedance of the FET is usually very high.

また、第1図に示す回路は、帯域補償回路を2回路有し
ているため、それぞれの帯域補償能力が軽減され、また
補償範囲ら変えて構成することが可能であるため、補償
帯域も高くとる事ができる。
In addition, since the circuit shown in Figure 1 has two band compensation circuits, the band compensation ability of each circuit is reduced, and the compensation range can be changed, so the compensation band is also high. You can take it.

次に図面を参照して第2の発明についての詳細な説明を
行なう。
Next, the second invention will be described in detail with reference to the drawings.

第2図は、FET31,32のドレインを並列に接続し
、FET31のゲートには入力信号を印加し、FET3
2のゲートには帰還抵抗54を介して出力信号の一部を
印加するとともにF E T 32のゲートバイアス直
流電圧として電圧VCONTの可変直流電圧源13を設
け、更にF E T 31のソースをコンデンサ101
と抵抗102との並列接続て構成される帯域補償回路1
000を介してグランドに接地するようにし、更に並列
接続したFET31.FET32のドレインと電圧VD
Dの直流電源5つとの間にインダクタンス103と抵抗
56の直列回路から成る帯域補償回路1001を設け、
F E T 31とF E T 32の負荷とした第2
の発明の実施例を示す図である。
In Figure 2, the drains of FET31 and FET32 are connected in parallel, an input signal is applied to the gate of FET31, and FET3
A part of the output signal is applied to the gate of FET 2 via a feedback resistor 54, and a variable DC voltage source 13 of voltage VCONT is provided as a gate bias DC voltage of FET 32, and the source of FET 31 is connected to a capacitor. 101
and a resistor 102 connected in parallel.
000 to the ground, and further connected in parallel with FET31. Drain of FET32 and voltage VD
A band compensation circuit 1001 consisting of a series circuit of an inductance 103 and a resistor 56 is provided between the five DC power supplies of D,
The second load was FET 31 and FET 32.
FIG. 3 is a diagram showing an embodiment of the invention.

入力端1に入力された信号は、FET31によって増幅
されてコンデンサ57によって直流成分が遮断されて出
力端2から出力される。この出力される信号の周波数特
性は、帯域補償回路1000と帯域補償回路1001と
で決まるピーキング特性によって帯域が改善された広帯
域な特性となっている。
The signal input to the input terminal 1 is amplified by the FET 31, the DC component is blocked by the capacitor 57, and the signal is output from the output terminal 2. The frequency characteristics of this output signal are wide-band characteristics that are improved by the peaking characteristics determined by the band compensation circuit 1000 and the band compensation circuit 1001.

FET32のゲートには、帰還抵抗54を介してFET
31の出力信号の一部が入力される。FE T 32の
直流ゲートバイアス電圧は、電圧VCONTの可変直流
電圧源13の出力電圧を、抵抗11と抵抗12とで分圧
した値となる。なお第2図の回路においてFET31と
FET32とは並列に接続されているため、FET31
の負荷抵抗値は、負荷抵抗56に可変帰還回路20の入
力抵抗とFET32の動作抵抗とを並列に接続したもの
となる。
A FET is connected to the gate of the FET 32 via a feedback resistor 54.
A part of the output signal of No. 31 is input. The DC gate bias voltage of the FET 32 is a value obtained by dividing the output voltage of the variable DC voltage source 13 of the voltage VCONT by the resistors 11 and 12. Note that in the circuit of FIG. 2, FET31 and FET32 are connected in parallel, so FET31
The load resistance value is obtained by connecting the load resistance 56, the input resistance of the variable feedback circuit 20, and the operating resistance of the FET 32 in parallel.

いま、可変直流電源13の出力電圧を変化させると、抵
抗11と抵抗12の分圧比によって決まるFET32の
直流ゲートバイアス電圧が変化する。これによってFE
T32の直流動作点が変化し、そのためFET32の相
互コンダクタンスが変わる。したがって負帰還回路の電
圧伝達関数、言い換えれば帰還量を変化させることがで
きる9すなわち、可変直流電圧源13を用いることによ
り、負帰還増幅回路の利得を可変とすることができる。
Now, when the output voltage of the variable DC power supply 13 is changed, the DC gate bias voltage of the FET 32, which is determined by the voltage division ratio between the resistors 11 and 12, changes. This allows FE
The DC operating point of T32 changes and therefore the transconductance of FET 32 changes. Therefore, by using the variable DC voltage source 13 that can change the voltage transfer function of the negative feedback circuit, in other words, the amount of feedback, the gain of the negative feedback amplifier circuit can be made variable.

この可変利得増幅回路は、寄生インピータンスを生しや
すい可変抵抗素子を用いていないので、利得量を大きく
変えても利得の周波数特性を劣化することなく利得可変
とすることができるという特長がある。この実施例によ
れば入力信号レベルの変動に対応して利得を変化させて
常に一定出力信号レベルを得る、いわゆるAGC回路を
構成することができ、また入力インピーダンスと帰還量
とをそれぞれ独立に設定が可能な広帯域な負帰還増幅回
路が得られる。更に回路設計が容易であるという特長が
ある。
This variable gain amplifier circuit does not use a variable resistance element that tends to generate parasitic impedance, so it has the advantage of being able to vary the gain without deteriorating the frequency characteristics of the gain even if the gain amount is changed significantly. . According to this embodiment, it is possible to configure a so-called AGC circuit that always obtains a constant output signal level by changing the gain in response to fluctuations in the input signal level, and also sets the input impedance and feedback amount independently. A wideband negative feedback amplifier circuit capable of Another advantage is that circuit design is easy.

次に図面を参照して第3の発明について説明を行なう。Next, the third invention will be explained with reference to the drawings.

第3図は、FET31.FET32のドレインを接続し
、FET31のゲートには入力信号を印加し、FET3
2のゲートには出力信号の一部を可変帰還回路30を介
して印加するようにし、更に帯域補償回路1000.帯
域補償回路1001を設けた第3の発明の実施例を示し
た図である。
FIG. 3 shows FET31. The drain of FET32 is connected, the input signal is applied to the gate of FET31, and FET3
A part of the output signal is applied to the gate of 1000.2 via the variable feedback circuit 30, and a band compensation circuit 1000. FIG. 7 is a diagram showing an embodiment of the third invention in which a band compensation circuit 1001 is provided.

第3図の構成は、第1図の回路における帰還抵抗54の
かわりに可変抵抗541を用いたものである。FET3
2/\の帰還信号は、可変帰還口!330の可変抵抗5
41を介して印加される。この時の帰還量は、可変抵抗
541の抵抗値Rrvと抵抗11.抵抗12の並列接続
値との比によって決まる。
The configuration of FIG. 3 uses a variable resistor 541 in place of the feedback resistor 54 in the circuit of FIG. FET3
The feedback signal of 2/\ is a variable feedback port! 330 variable resistor 5
41. The feedback amount at this time is the resistance value Rrv of the variable resistor 541 and the resistor 11. It is determined by the ratio to the parallel connection value of the resistor 12.

したがって、可変抵抗541を変(ヒさせることにより
帰還量が変fヒし、増幅回路の利得を可変とすることが
できる。FET32の直流ゲート電位は抵抗11.抵抗
12によって設定されるため、可変抵抗541を変化さ
せてもFET32の直流ゲート電位は一定に1にたれる
。第3図の回路においても、第1図の回路と同様に帯域
浦1古回路1000.1001によって周波数特性の広
帯域化が得られる。また、入力信号路と帰還路とは分離
することができ、入力インピーダンスと帰還量とを独立
に設定することが可能な広帯域負帰還増唱回路が得られ
る。また、第3図の回路を用いることにより入力信号レ
ベルの変動に対応して利得を変1ヒさせて常に一定出力
信号レベルを得る、いわゆるAGC回路を構成すること
ができる。
Therefore, by changing the variable resistor 541, the amount of feedback can be changed, and the gain of the amplifier circuit can be made variable.The DC gate potential of the FET 32 is set by the resistors 11 and 12, so it can be made variable. Even if the resistor 541 is changed, the DC gate potential of the FET 32 remains constant at 1. In the circuit shown in Fig. 3, the frequency characteristics are widened by using the Bandura 1 old circuit 1000.1001, as in the circuit shown in Fig. 1. In addition, the input signal path and the feedback path can be separated, and a wideband negative feedback amplification circuit can be obtained in which the input impedance and the amount of feedback can be set independently. By using this circuit, it is possible to construct a so-called AGC circuit that changes the gain in response to fluctuations in the input signal level and always obtains a constant output signal level.

なお以上の説明ては広帯域増幅回路を構成するのに適し
たPETとして(J a A s  F E Tを用い
る場合について述べたが、本発明の範囲はこれに限定さ
れるものではなく、シリコンのFETを用いる場合にら
全く同様に適用されることは言うまでらない。
Although the above description has been made regarding the use of JAsFET as a PET suitable for constructing a wideband amplifier circuit, the scope of the present invention is not limited to this, and silicon Needless to say, the same applies when FETs are used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、第1の発明によればFETを用い
た広帯域増幅回路として、2個のFETのドレイン同士
を並列接続し、一方のFETのゲ−hには入力信号を印
加し、地方のFETのゲートには帰還(8号を印加する
ようにし、更に入力(8号を印加したFETのソースと
グランド間に抵抗と容置から成る帯域補償回路(100
0)を接続し、また2個のF E、 Tの接続されたド
レインと直流電圧源との間にインダクタンスと抵抗がら
成る帯域補償回路(1001)を接続して用いることに
より、入力インピーダンスと帰還量とを各々独立に設定
することができ、高帯域に対する帯域部(δ特性を実現
し1、かつ広帯域特性を有し、なおかつ安定度の良い広
帯域負・帰還増幅回路が得られる。
As explained above, according to the first invention, as a broadband amplifier circuit using FETs, the drains of two FETs are connected in parallel, an input signal is applied to the gate h of one FET, and A feedback (No. 8) is applied to the gate of the FET, and a band compensation circuit (100
0), and by connecting and using a band compensation circuit (1001) consisting of an inductance and a resistance between the connected drains of the two FE and T and the DC voltage source, the input impedance and feedback can be adjusted. A broadband negative feedback amplifier circuit with good stability and wideband characteristics can be obtained.

更に第2の発明によhば、第1の発明の回路における・
帰還信号を印加するFETの直流グーl−バイアス電圧
を可変直流電圧源を用いて変1ヒさせることにより、利
得が可変で大カーfンピータンスと4m還旦とを独立に
設定でき、かつ周波数特性の良い広帯域負・帰還増幅回
路が得られる。
Furthermore, according to the second invention, in the circuit of the first invention,
By varying the DC bias voltage of the FET to which the feedback signal is applied using a variable DC voltage source, the gain is variable, the large current conductance and the 4m feedback can be set independently, and the frequency characteristics are A wideband negative feedback amplifier circuit with good performance can be obtained.

更に第3の発明によれば、第1の発明における広帯域負
帰還増幅回路の帰還路内の帰還抵抗と1゜て可変抵抗を
用いることにより、利得が°可変て°入力インピーダン
スと帰還量とを独立に設定でき安定性のよい周波数特性
のずぐれた広帯域負帰還増幅回路が得られる。
Furthermore, according to the third invention, by using a variable resistor at 1° with the feedback resistor in the feedback path of the broadband negative feedback amplifier circuit in the first invention, the gain is variable and the input impedance and feedback amount can be adjusted. A wideband negative feedback amplifier circuit that can be set independently and has good stability and excellent frequency characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は第1の発明の一実施例を示す回路図、第2図は
第2の発明の一実施例を示す回路図、第3図は第3の発
明の一実施例を示す図、第一1図は従来の広帯域負帰還
増幅回路を示す回路図である。 3.31.32・・・FET、52,53,11゜12
.56.102・・・抵抗、54・・・帰還抵抗、54
1・・・可変抵抗、51.57,55,101・・・コ
ンデン′す、103・・・インダクタンス、1000・
・・第1の帯域補償回路、1001・・・第2の帯域補
償回路、1・・・入力端、2・・・出力端、13・・・
可変直流電源。 【−/ 饗1図 早3 図
FIG. 1 is a circuit diagram showing an embodiment of the first invention, FIG. 2 is a circuit diagram showing an embodiment of the second invention, and FIG. 3 is a diagram showing an embodiment of the third invention. FIG. 11 is a circuit diagram showing a conventional wideband negative feedback amplifier circuit. 3.31.32...FET, 52, 53, 11°12
.. 56.102...Resistance, 54...Feedback resistance, 54
1... Variable resistance, 51.57, 55, 101... Capacitor, 103... Inductance, 1000.
...First band compensation circuit, 1001...Second band compensation circuit, 1...Input end, 2...Output end, 13...
Variable DC power supply. [-/ Meat 1 figure Haya 3 figure

Claims (1)

【特許請求の範囲】 1、第一の抵抗とコンデンサとの並列接続による第一の
帯域補償回路と、第二の抵抗とインダンクタンスとの直
列接続による第二の帯域補償回路と、ゲートに入力信号
を入力されドレインを前記第二の帯域補償回路を介して
電源供給端子に接続されソースを前記第一の帯域補償回
路を介して接地された第一の電界効果トランジスタと、
ドレインを前記第一の電界効果トランジスタのドレイン
に接続されソースを接地された第二の電界効果トランジ
スタと、前記第一の電界効果トランジスタのドレインと
前記第二の電界効果トランジスタのゲート間に接続され
た帰還回路とを具備し、前記入力信号を帯域補償をして
増幅した出力信号を前記第一の電界効果トランジスタの
ドレインから得るようにしたことを特徴とする負帰還増
幅回路。 2、第一の抵抗とコンデンサとの並列接続による第一の
帯域補償回路と、第二の抵抗とインダンクタンスとの直
列接続による第二の帯域補償回路と、ゲートに入力信号
を入力されドレインを前記第二の帯域補償回路を介して
電源供給端子に接続されソースを前記第一の帯域補償回
路を介して接地された第一の電界効果トランジスタと、
ドレインを前記第一の電界効果トランジスタのドレイン
に接続されソースを接地された第二の電界効果トランジ
スタと、前記第一の電界効果トランジスタのドレインと
前記第二の電界効果トランジスタのゲート間に接続され
前記第二の電界効果トランジスタのゲートの電位を変化
させる可変直流電源を有する帰還回路とを具備し、前記
入力信号を帯域補償をして増幅した出力信号を前記第一
の電界効果トランジスタのドレインから得るようにした
ことを特徴とする負帰還増幅回路。 3、第一の抵抗とコンデンサとの並列接続による第一の
帯域補償回路と、第二の抵抗とインダンクタンスとの直
列接続による第二の帯域補償回路と、ゲートに入力信号
を入力されドレインを前記第二の帯域補償回路を介して
電源供給端子に接続されソースを前記第一の帯域補償回
路を介して接地された第一の電界効果トランジスタと、
ドレインを前記第一の電界効果トランジスタのドレイン
に接続されソースを接地された第二の電界効果トランジ
スタと、前記第一の電界効果トランジスタのドレインと
前記第二の電界効果トランジスタのゲート間に接続され
前記第二の電界効果トランジスタのゲートに入力する信
号量を変化させる可変抵抗を有する帰還回路とを具備し
、前記入力信号を帯域補償をして増幅した出力信号を前
記第一の電界効果トランジスタのドレインから得るよう
にしたことを特徴とする負帰還増幅回路。
[Claims] 1. A first band compensation circuit formed by a parallel connection of a first resistor and a capacitor, a second band compensation circuit formed by a series connection of a second resistance and an inductance, and a gate a first field effect transistor to which an input signal is input, a drain connected to a power supply terminal via the second band compensation circuit, and a source grounded via the first band compensation circuit;
a second field effect transistor whose drain is connected to the drain of the first field effect transistor and whose source is grounded; and a second field effect transistor connected between the drain of the first field effect transistor and the gate of the second field effect transistor. 1. A negative feedback amplification circuit, comprising: a feedback circuit that performs band compensation on the input signal and amplifies the output signal from the drain of the first field effect transistor. 2. A first band compensation circuit with a parallel connection of a first resistor and a capacitor, a second band compensation circuit with a series connection of a second resistor and an inductance, and a drain with an input signal input to the gate. a first field effect transistor connected to a power supply terminal via the second band compensation circuit and whose source is grounded via the first band compensation circuit;
a second field effect transistor whose drain is connected to the drain of the first field effect transistor and whose source is grounded; and a second field effect transistor connected between the drain of the first field effect transistor and the gate of the second field effect transistor. a feedback circuit having a variable DC power supply that changes the potential of the gate of the second field effect transistor, and an output signal obtained by band-compensating and amplifying the input signal from the drain of the first field effect transistor. A negative feedback amplifier circuit characterized in that the negative feedback amplifier circuit has the following characteristics: 3. A first band compensation circuit with a first resistor and a capacitor connected in parallel, a second band compensation circuit with a series connection of a second resistor and an inductance, and a gate with an input signal input to the drain. a first field effect transistor connected to a power supply terminal via the second band compensation circuit and whose source is grounded via the first band compensation circuit;
a second field effect transistor whose drain is connected to the drain of the first field effect transistor and whose source is grounded; and a second field effect transistor connected between the drain of the first field effect transistor and the gate of the second field effect transistor. a feedback circuit having a variable resistor that changes the amount of a signal input to the gate of the second field effect transistor; A negative feedback amplifier circuit characterized in that the feedback is obtained from the drain.
JP27722985A 1985-12-09 1985-12-09 Negative feedback amplifier circuit Pending JPS62136114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27722985A JPS62136114A (en) 1985-12-09 1985-12-09 Negative feedback amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27722985A JPS62136114A (en) 1985-12-09 1985-12-09 Negative feedback amplifier circuit

Publications (1)

Publication Number Publication Date
JPS62136114A true JPS62136114A (en) 1987-06-19

Family

ID=17580620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27722985A Pending JPS62136114A (en) 1985-12-09 1985-12-09 Negative feedback amplifier circuit

Country Status (1)

Country Link
JP (1) JPS62136114A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141107A (en) * 1981-02-26 1982-09-01 Nec Corp Wide-band negative feedback amplifying circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141107A (en) * 1981-02-26 1982-09-01 Nec Corp Wide-band negative feedback amplifying circuit

Similar Documents

Publication Publication Date Title
US7633337B2 (en) Feedback-type variable gain amplifier and method of controlling the same
US7420423B2 (en) Active balun device
KR100427878B1 (en) Amplifier circuit
US4038607A (en) Complementary field effect transistor amplifier
US6028496A (en) Active inductor
US6930554B2 (en) Variable gain low noise amplifier and method
US4406990A (en) Direct coupled DC amplification circuit
US4315223A (en) CMOS Operational amplifier with improved frequency compensation
JP3657079B2 (en) Integrated circuit device having enhancement type transistor circuit bias circuit
JPH0851318A (en) Variable gain circuit and integrated circuit therefor
JPS62136114A (en) Negative feedback amplifier circuit
JPS6251812A (en) Broad band negative feedback amplifier circuit
JPS62104303A (en) Wide band negative feedback amplifying circuit
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
JPH01188007A (en) Negative feedback amplifier circuit
JPS6132842B2 (en)
US20050057309A1 (en) Transistor amplifier
JPH01149603A (en) Negative feedback amplifier circuit
JPS62216507A (en) Amplifier circuit for broad band negative feedback
JP2862560B2 (en) Variable gain amplifier circuit
US6914484B2 (en) Wideband constant-gain voltage amplifier
JPS5922416A (en) High frequency amplifier circuit
JP3147597B2 (en) Monolithic integrated circuit
JPS61234107A (en) Wide-band negative feedback amplifier circuit
JPH0758869B2 (en) Wideband negative feedback amplifier circuit