JPS6121018B2 - - Google Patents
Info
- Publication number
- JPS6121018B2 JPS6121018B2 JP11846679A JP11846679A JPS6121018B2 JP S6121018 B2 JPS6121018 B2 JP S6121018B2 JP 11846679 A JP11846679 A JP 11846679A JP 11846679 A JP11846679 A JP 11846679A JP S6121018 B2 JPS6121018 B2 JP S6121018B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main power
- switch
- detection circuit
- power switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000005284 excitation Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機等の受信機にお
いて特定の操作者しか使用できないようにする装
置に関し、あらかじめ決められた、もしくは使用
者によりプリセツトされた順序によつて所定の選
局スイツチが操作されることにより初めて受信状
態になり、しかもその操作の組み合せはあらかじ
め知らされていない場合、偶然により発見される
ことが無い程度にまで多くすることが容易である
電子ロツク付受信機を提供することを目的とす
る。
いて特定の操作者しか使用できないようにする装
置に関し、あらかじめ決められた、もしくは使用
者によりプリセツトされた順序によつて所定の選
局スイツチが操作されることにより初めて受信状
態になり、しかもその操作の組み合せはあらかじ
め知らされていない場合、偶然により発見される
ことが無い程度にまで多くすることが容易である
電子ロツク付受信機を提供することを目的とす
る。
以下、本発明一実施例を図面を参照して詳細に
説明する。第１図はその概略構成を示し、ここで
１は主電源で、この場合は商用交流電源である。
受信回路２への直流電源は整流器３とコンデンサ
４で得られて供給される。この電源回路と主電源
１の間には主電源スイツチ５とスイツチング素子
としてのリレー６が直列に挿入され、リレー６の
接点７は、励磁巻線８もしくは９が励磁されない
場合は整流回路に対して開放状態であり、トラン
ス１０に対して導通状態である。つまり主電源ス
イツチ５が投入されたはじめの投入時はトランス
１０に電力が供給される。整流器１１とコンデン
サ１２は本検出回路１３を駆動する直流電源回路
である。トランジスタ１４のベースは検出回路１
３の出力端子に接続され、コレクタは電源に、エ
ミツチはリレー６の励磁巻線８の一端に接続さ
れ、その他端はアースされている。トランジスタ
１４が検出出力によりオン状態となされると、励
磁巻線８に電流が流れてリレー６の接点７は整流
器３に対して導通状態となり、その結果、励磁巻
線９に電流が流れて接点７はその状態を保持す
る。しかもトランス１０は開放状態となる。つま
り検出出力により初めて受信回路が動作状態とな
る。
説明する。第１図はその概略構成を示し、ここで
１は主電源で、この場合は商用交流電源である。
受信回路２への直流電源は整流器３とコンデンサ
４で得られて供給される。この電源回路と主電源
１の間には主電源スイツチ５とスイツチング素子
としてのリレー６が直列に挿入され、リレー６の
接点７は、励磁巻線８もしくは９が励磁されない
場合は整流回路に対して開放状態であり、トラン
ス１０に対して導通状態である。つまり主電源ス
イツチ５が投入されたはじめの投入時はトランス
１０に電力が供給される。整流器１１とコンデン
サ１２は本検出回路１３を駆動する直流電源回路
である。トランジスタ１４のベースは検出回路１
３の出力端子に接続され、コレクタは電源に、エ
ミツチはリレー６の励磁巻線８の一端に接続さ
れ、その他端はアースされている。トランジスタ
１４が検出出力によりオン状態となされると、励
磁巻線８に電流が流れてリレー６の接点７は整流
器３に対して導通状態となり、その結果、励磁巻
線９に電流が流れて接点７はその状態を保持す
る。しかもトランス１０は開放状態となる。つま
り検出出力により初めて受信回路が動作状態とな
る。
次に、検出回路１３のブロツクを第２図に示
す。ここで１５は複数個の選局スイツチで、その
うちの１つが操作されるとデコーダ１６により２
進コードに変換され、次に別の１つが操作される
と、順次シフトレジスタ１７に転送される。１８
はプリセツトスイツチで、所定のスイツチ番号と
順序を予め決定するものである。１９は比較回路
で、シフトレジスタ１７の内容とプリセツトスイ
ツチ１８のプリセツト内容とを比較し、両者が一
致したことを検出した場合にのみ検出出力を発生
してトランジスタ１４を導通させる。
す。ここで１５は複数個の選局スイツチで、その
うちの１つが操作されるとデコーダ１６により２
進コードに変換され、次に別の１つが操作される
と、順次シフトレジスタ１７に転送される。１８
はプリセツトスイツチで、所定のスイツチ番号と
順序を予め決定するものである。１９は比較回路
で、シフトレジスタ１７の内容とプリセツトスイ
ツチ１８のプリセツト内容とを比較し、両者が一
致したことを検出した場合にのみ検出出力を発生
してトランジスタ１４を導通させる。
第３図は選局スイツチ１５による入力回路の一
例を示したもので、S1からS16までが選局スイツ
チである。各スイツチは２回路のキースイツチ
で、図面中の上段の１回路接点は受信回路２の選
局回路（図示せず）に接続され下段のもう１回路
の接点が本検出回路用のスイツチを構成するもの
である。以下、説明中のスイツチとは回路上、い
ずれもこの下段のスイツチ接点に相当するもので
ある。全てのスイツチの一端は接地され、他端か
らはi1〜i16の入力信号となり、且つ抵抗R1〜R16
を介し電源に接続される。つまりi1〜i16はスイツ
チS1〜S16が押されていない場合には高レベルに
押された個所は低レベルになる。
例を示したもので、S1からS16までが選局スイツ
チである。各スイツチは２回路のキースイツチ
で、図面中の上段の１回路接点は受信回路２の選
局回路（図示せず）に接続され下段のもう１回路
の接点が本検出回路用のスイツチを構成するもの
である。以下、説明中のスイツチとは回路上、い
ずれもこの下段のスイツチ接点に相当するもので
ある。全てのスイツチの一端は接地され、他端か
らはi1〜i16の入力信号となり、且つ抵抗R1〜R16
を介し電源に接続される。つまりi1〜i16はスイツ
チS1〜S16が押されていない場合には高レベルに
押された個所は低レベルになる。
入力信号i1〜i16は第４図の如く、ただ一つのス
イツチが押されていることを判別するための
ANDゲートA1〜A16に入力される。例えば、
ANDゲートA1ではi1の入力にのみインバータI1が
挿入させているので、スイツチS1のみが押されて
いる時に出力i1′が高レベルになる。ORゲートＯ
の入力はこの出力i1′〜i16′であり、クロツクパル
スＣを作るものである。その出力はANDゲート
ACの一方の入力に接続されるとともに、奇数個
のインバータI0を介してANDゲートACの他方の
入力に接続される。その結果、ANDゲートACの
出力はいずれかのスイツチS1〜S16が押された時
に１個の正パルスを発生する。この出力に直列に
接続される偶数個のインバータICは出力パルス
を単に遅延させるものである。
イツチが押されていることを判別するための
ANDゲートA1〜A16に入力される。例えば、
ANDゲートA1ではi1の入力にのみインバータI1が
挿入させているので、スイツチS1のみが押されて
いる時に出力i1′が高レベルになる。ORゲートＯ
の入力はこの出力i1′〜i16′であり、クロツクパル
スＣを作るものである。その出力はANDゲート
ACの一方の入力に接続されるとともに、奇数個
のインバータI0を介してANDゲートACの他方の
入力に接続される。その結果、ANDゲートACの
出力はいずれかのスイツチS1〜S16が押された時
に１個の正パルスを発生する。この出力に直列に
接続される偶数個のインバータICは出力パルス
を単に遅延させるものである。
この出力i1′〜i16′は第５図のようなエンコーダ
１６に接続される。このエンコーダ１６は16個の
スイツチS1〜S16のどの１個が押されたかを４ビ
ツトの２進信号に変換するもので、その真理値表
は第６図の通りである。その出力はO0〜O3の４
ビツトで、次のラツチ回路２０の入力Qi0〜Qi3に
接続され、ラツチパルスとして前記クロツクパル
スＣが接続される。つまりスイツチが押されると
それがいずれのものであるかに応じて２進化され
たデータがラツチされ、出力Q00〜Q03に出力さ
れる。
１６に接続される。このエンコーダ１６は16個の
スイツチS1〜S16のどの１個が押されたかを４ビ
ツトの２進信号に変換するもので、その真理値表
は第６図の通りである。その出力はO0〜O3の４
ビツトで、次のラツチ回路２０の入力Qi0〜Qi3に
接続され、ラツチパルスとして前記クロツクパル
スＣが接続される。つまりスイツチが押されると
それがいずれのものであるかに応じて２進化され
たデータがラツチされ、出力Q00〜Q03に出力さ
れる。
この出力Q00〜Q03は第７図のような比較回路
１９を構成するＤフリツプフロツプDFFに入力
される。１クロツクごとに、つまり１回スイツチ
が押されるごとにそのデータがQ00〜Q03→Q10〜
Q13→Q20〜Q23→Q30〜Q33と転送される。ここで
は４回のスイツチ操作による電子ロツクとして用
いるものとし、第１回目の操作で押されたスイツ
チの番号がQ30〜Q33の４ビツトにラツチされ、
２回目はQ20〜Q23、３回目がQ10〜Q134回目は
Q00〜Q03にそれぞれラツチされる。
１９を構成するＤフリツプフロツプDFFに入力
される。１クロツクごとに、つまり１回スイツチ
が押されるごとにそのデータがQ00〜Q03→Q10〜
Q13→Q20〜Q23→Q30〜Q33と転送される。ここで
は４回のスイツチ操作による電子ロツクとして用
いるものとし、第１回目の操作で押されたスイツ
チの番号がQ30〜Q33の４ビツトにラツチされ、
２回目はQ20〜Q23、３回目がQ10〜Q134回目は
Q00〜Q03にそれぞれラツチされる。
一方、第８図はプリセツト回路１８を示すもの
で、ここではPS0が“６”、PS1が“１”、PS2が
“14”、PS3が“３”にプリセツトされた状態を示
す。このプリセツトされたデータは２進数として
P00〜P03、P10〜P13、P20〜P23、P30〜P33に出力さ
れる。
で、ここではPS0が“６”、PS1が“１”、PS2が
“14”、PS3が“３”にプリセツトされた状態を示
す。このプリセツトされたデータは２進数として
P00〜P03、P10〜P13、P20〜P23、P30〜P33に出力さ
れる。
このスイツチS1〜S16による入力データとプリ
セツト回路１８によるプリセツトデータとが第９
図に示すようなANDゲートA00〜A33で１ビツト
ずつ比較され、全てが一致した時のみANDゲー
トＡの出力が高レベルとなつて検出出力を発生
し、第１図のトランジスタ１４を駆動する。一度
リレー６を駆動すると、検出回路１３は電源が断
たれ、通常の受信機の動作には一切影響しない。
セツト回路１８によるプリセツトデータとが第９
図に示すようなANDゲートA00〜A33で１ビツト
ずつ比較され、全てが一致した時のみANDゲー
トＡの出力が高レベルとなつて検出出力を発生
し、第１図のトランジスタ１４を駆動する。一度
リレー６を駆動すると、検出回路１３は電源が断
たれ、通常の受信機の動作には一切影響しない。
以上述べた如く、本発明によればリレー等のス
イツチング素子と論理回路とで構成し得る電子ロ
ツクであるので多くの組合せが可能であり、使用
者以外は受信機を使用できないようにロツクで
き、しかも、そのロツク解除入力は選局スイツチ
を共用して入力できるため、操作性および外観が
良くでき、その効果は非常に大きい。更に上記機
能を現在一般に受信機の選局機能に用いられるマ
イクロコンピユータ等にて実現すれば、一切構成
上付加するものは必要とせず、ソフトウエアのみ
で電子ロツク付受信機を実現することが出来る。
イツチング素子と論理回路とで構成し得る電子ロ
ツクであるので多くの組合せが可能であり、使用
者以外は受信機を使用できないようにロツクで
き、しかも、そのロツク解除入力は選局スイツチ
を共用して入力できるため、操作性および外観が
良くでき、その効果は非常に大きい。更に上記機
能を現在一般に受信機の選局機能に用いられるマ
イクロコンピユータ等にて実現すれば、一切構成
上付加するものは必要とせず、ソフトウエアのみ
で電子ロツク付受信機を実現することが出来る。
第１図は本発明の一実例における電子ロツク付
受信機の全体の回路図、第２図、第３図、第４
図、第５図、第６図、第７図、第８図および第９
図は用いる検出回路の各部の回路図および真理値
をあらわす図である。 １……主電源、２……受信回路、３……整流
器、４……コンデンサ、５……主電源スイツチ、
６……リレー、７……接点、８，９……励磁巻
線、１０……トランス、１１……整流器、１２…
…コンデンサ、１３……検出回路、１４……トラ
ンジスタ、１５……選局スイツチ、１６……エン
コーダ、１７……シフトレジスタ、１８……プリ
セツトスイツチ、１９……比較回路。
受信機の全体の回路図、第２図、第３図、第４
図、第５図、第６図、第７図、第８図および第９
図は用いる検出回路の各部の回路図および真理値
をあらわす図である。 １……主電源、２……受信回路、３……整流
器、４……コンデンサ、５……主電源スイツチ、
６……リレー、７……接点、８，９……励磁巻
線、１０……トランス、１１……整流器、１２…
…コンデンサ、１３……検出回路、１４……トラ
ンジスタ、１５……選局スイツチ、１６……エン
コーダ、１７……シフトレジスタ、１８……プリ
セツトスイツチ、１９……比較回路。
Claims (1)
- １ 少なくとも２個以上の選局スイツチを有する
電子選局装置と、主たる電源と直列に挿入された
主電源スイツチとを備えるとともに、この主電源
スイツチと直列にしてかつ主電源スイツチと受信
回路との間に挿入されたスイツチング素子と、上
記選局スイツチの少なくとも２個以上の所定のも
のが所定の順序で操作されたときにこれを検出す
る検出回路と、上記主電源スイツチ投入時に上記
スイツチング素子を開放状態にしかつ上記検出回
路に電源を供給する手段と、上記検出回路から検
出出力が発生されたときに上記スイツチング素子
を導通させる手段とを含む電子ロツク回路を有す
ることを特徴とする電子ロツク付受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11846679A JPS5642436A (en) | 1979-09-14 | 1979-09-14 | Receiver with electronic lock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11846679A JPS5642436A (en) | 1979-09-14 | 1979-09-14 | Receiver with electronic lock |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5642436A JPS5642436A (en) | 1981-04-20 |
| JPS6121018B2 true JPS6121018B2 (ja) | 1986-05-24 |
Family
ID=14737354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11846679A Granted JPS5642436A (en) | 1979-09-14 | 1979-09-14 | Receiver with electronic lock |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5642436A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128832A (ja) * | 1983-01-13 | 1984-07-25 | Arupain Kk | 電子回路装置 |
| JPS6110326A (ja) * | 1984-06-26 | 1986-01-17 | Arupain Kk | 装置起動方法 |
| DE3606737C1 (de) * | 1986-03-01 | 1987-02-05 | Blaupunkt Werke Gmbh | Schaltungsanordnung zur Identifikation des Eigentuemers eines elektronischen Geraetes,insbesondere eines Autoradios |
-
1979
- 1979-09-14 JP JP11846679A patent/JPS5642436A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5642436A (en) | 1981-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4367559A (en) | Arrangement for both channel swapping and favorite channel features | |
| JPS6053967B2 (ja) | 放送局の予約可能な受信機 | |
| GB1404748A (en) | Electronic push button combination lock | |
| US4377006A (en) | IR Remote control system | |
| US4095239A (en) | Digital combination lock and means for remotely presetting combination therein | |
| JPS6121018B2 (ja) | ||
| US3978474A (en) | Keyboard with n-key lockout and two-key rollover protection | |
| US4117407A (en) | Frequency synthesizer tuner | |
| US4038637A (en) | Access control system | |
| CN2328050Y (zh) | 红外线及无线电遥控器二合一的多功能微电脑遥控器 | |
| JPS6346449B2 (ja) | ||
| JPS5941633Y2 (ja) | キ−入力装置 | |
| US4528681A (en) | Button depression click generator | |
| JPS583116B2 (ja) | 電子鎖錠装置 | |
| US4114102A (en) | Radio channel skip system | |
| JPS57113145A (en) | Bit-correspondence processing system of flip-flop group | |
| JPS6219025Y2 (ja) | ||
| KR880000464Y1 (ko) | 경보용수신기의 부호입력장치 | |
| KR970009461A (ko) | 리모트 콘트롤러의 모드전환 방법 | |
| KR840001303Y1 (ko) | 전자 해정 장치 | |
| JPS5826279Y2 (ja) | リモ−トコントロ−ル式デイジタルスイッチによる電子ロック装置 | |
| JPS6159907A (ja) | プリセツトチユ−ナ | |
| SU1282109A1 (ru) | Устройство дл ввода информации | |
| SU482779A1 (ru) | Кодовый замок | |
| KR850001246Y1 (ko) | 전자식 자물쇠 장치 |