JPS6120896B2 - - Google Patents
Info
- Publication number
- JPS6120896B2 JPS6120896B2 JP54014135A JP1413579A JPS6120896B2 JP S6120896 B2 JPS6120896 B2 JP S6120896B2 JP 54014135 A JP54014135 A JP 54014135A JP 1413579 A JP1413579 A JP 1413579A JP S6120896 B2 JPS6120896 B2 JP S6120896B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- data
- test data
- time
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 52
- 230000010365 information processing Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は内部に複数の試験データ群を備え、外
部からの時間指示により、該当する試験データ群
を選択して試験データを発生する情報処理装置等
の試験装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a test device, such as an information processing device, which has a plurality of test data groups inside and selects a corresponding test data group to generate test data based on an external time instruction.
一般に情報処理装置の試験は装置における全て
の障害部分を発見できるような試験データを備え
た試験装置が使用されている。 Generally, when testing an information processing device, a test device is used that is equipped with test data that can detect all faulty parts of the device.
しかしながら、情報処理システムの定期保守，
あるいはシステムの故障時において、修復時間ま
たは確認時間が限られている場合がある。 However, regular maintenance of information processing systems,
Alternatively, in the event of a system failure, the time for repair or confirmation may be limited.
このような場合に従来の如く全てを網羅するよ
うな試験データを備えた試験装置では、その全て
の試験データによる試験に多くの時間が必要であ
り、決められた時間内に試験を終了する事ができ
ず、途中で中断せざるを得ない事もあり、最悪の
場合は一部重要機能の確認ができない場合もあ
る。 In such cases, with conventional test equipment equipped with test data that covers everything, it takes a lot of time to test using all the test data, and it is difficult to complete the test within the specified time. In the worst case, some important functions may not be able to be checked.
本発明の目的は上記問題点を解決するもので、
この目的は、内部で試験データを発生させ、この
試験データを被試験装置へ送出する試験装置にお
いて、試験時間の異なる複数の試験データ群を内
蔵し、外部より入力される指定時間情報により該
当する試験データ群のデータを発生させ被試験装
置へ送出することにより達成される。一般に情報
処理装置等では機能の正常性を確認すべき項目に
は極めて重大な事項から、例え故障があつても余
り影響を与えない微少な事項まで様々である。本
発明はこの点に注目してなされもので確認すべき
事項を試験する試験データを複数群に分けて、許
容された時間内における最適な試験を行なうよう
にしたものである。 The purpose of the present invention is to solve the above problems,
This purpose is to create test data internally and send this test data to the device under test.The test equipment has multiple test data groups with different test times, and the specified time information input from the outside can be used to This is achieved by generating a test data group and sending it to the device under test. In general, in information processing devices, etc., there are various items to check for normality of functions, ranging from extremely important items to minor items that will not have much of an impact even if a failure occurs. The present invention focuses on this point and divides test data for testing items to be confirmed into a plurality of groups to perform an optimal test within an allowed time.
次に図面により本発明の詳細を説明する。 Next, details of the present invention will be explained with reference to the drawings.
図は本発明の実施例による試験装置の機能ブロ
ツク図を示す。 The figure shows a functional block diagram of a test device according to an embodiment of the invention.
図において、１は試験装置、２は指定時間入力
解釈回路、３は試験データ発生回路、４は実行制
御回路、５は選択回路、６〜８はゲート、９は表
示装置、１０は被試験装置を示す。図示されてな
いキーボード等から入力された指定時間情報は、
指定時間入力解釈回路２に入力されて、ここで解
読される。 In the figure, 1 is a test device, 2 is a specified time input interpretation circuit, 3 is a test data generation circuit, 4 is an execution control circuit, 5 is a selection circuit, 6 to 8 are gates, 9 is a display device, and 10 is a device under test. shows. Specified time information entered from a keyboard (not shown), etc.
The specified time is input to the input interpretation circuit 2, where it is decoded.
試験データ発生回路３には時間と機能を考慮し
たＡ，Ｂ，Ｃの３つの試験データ群が収容されて
いる。 The test data generation circuit 3 stores three test data groups A, B, and C in consideration of time and function.
実行制御回路４は指定時間入力解釈回路２で選
択された群の試験データを選択回路５内のゲート
６または８を経て被試験装置１０へ送出する。ま
た実行制御回路４は被試験装置１０で試験された
試験結果を表示装置９へ表示する。 The execution control circuit 4 sends the group of test data selected by the specified time input interpretation circuit 2 to the device under test 10 via the gate 6 or 8 in the selection circuit 5. The execution control circuit 4 also displays the test results of the device under test 10 on the display device 9.
例えば、試験データ発生回路３のＡ群のデータ
は基本部分機能試験用データで試験時間は５分以
内に終了するものである。 For example, the data of group A of the test data generation circuit 3 is data for a basic partial function test, and the test time is to be completed within 5 minutes.
Ｂ群のデータはＡ群のデータに加えて全体的に
レベルの浅い機能試験用データであり試験時間は
10分以内である。Ｃ群のデータはＡ群，Ｂ群のデ
ータに加えて、さらに深いレベルの機能試験用デ
ータであり、試験時間は10分以上である。 In addition to the data of Group A, the data of Group B is data for functional tests with a shallow overall level, and the test time is
Within 10 minutes. In addition to the data of Groups A and B, the data of Group C is data for a deeper level functional test, and the test time is 10 minutes or more.
以上、実施例にて説明した如く、本発明の試験
装置によると限定された時間内において最大機能
のチエツクができる利点がある。 As described above in the embodiments, the testing apparatus of the present invention has the advantage of being able to check maximum functionality within a limited time.
図は本発明の実施例による試験装置機能ブロツ
ク図を示す。
図において１は試験装置、２は指定時間入力解
釈回路、３は試験データ発生回路、４は実行制御
回路、５は選択回路、６〜８はゲート、９は表示
装置、１０は被試験装置を示す。
The figure shows a functional block diagram of a test device according to an embodiment of the invention. In the figure, 1 is a test device, 2 is a specified time input interpretation circuit, 3 is a test data generation circuit, 4 is an execution control circuit, 5 is a selection circuit, 6 to 8 are gates, 9 is a display device, and 10 is a device under test. show.
Claims (1)
タを被試験装置へ送出する試験装置において、試
験時間の異なる複数の試験データ群を内蔵し、外
部より入力される指定時間情報により該当する試
験データ群のデータを発生させ被試験装置へ送出
することを特徴とする試験装置。1 A test device that generates test data internally and sends this test data to the device under test has multiple test data groups with different test times, and the corresponding test data group is determined by specified time information input from the outside. A test device characterized in that it generates data and sends it to a device under test.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1413579A JPS55108056A (en) | 1979-02-09 | 1979-02-09 | Test unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1413579A JPS55108056A (en) | 1979-02-09 | 1979-02-09 | Test unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55108056A JPS55108056A (en) | 1980-08-19 |
| JPS6120896B2 true JPS6120896B2 (en) | 1986-05-24 |
Family
ID=11852688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1413579A Granted JPS55108056A (en) | 1979-02-09 | 1979-02-09 | Test unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55108056A (en) |
-
1979
- 1979-02-09 JP JP1413579A patent/JPS55108056A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55108056A (en) | 1980-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101738550B (en) | Electronic device test device and test method | |
| IE60444B1 (en) | A software verification apparatus | |
| Patterson | Application of a computerised alarm-analysis system to a nuclear power station | |
| JPS6120896B2 (en) | ||
| Browne et al. | Control unit system | |
| JPS6157892A (en) | Monitor device for plant | |
| JPH10340201A (en) | System test automatic device | |
| JPS6210837Y2 (en) | ||
| JPS6161427B2 (en) | ||
| SU942158A1 (en) | Device for testing storage units | |
| RU8136U1 (en) | SIMULATOR IR-60-500 FOR DEBUGGING SHIP DIGITAL CONTROL SYSTEMS | |
| SU382094A1 (en) | ALL-UNION ( | |
| JPS5941212B2 (en) | Simulated signal generator | |
| JPS6022211A (en) | Fault diagnosing device | |
| SU1312580A1 (en) | Device for checking and diagnostic testing of digital units | |
| SU640298A1 (en) | System for checking information input-output arrangement | |
| KR20230003784A (en) | Simulation apparatus using actual power plant operating variable values as initial conditions | |
| SU862137A1 (en) | Data input device | |
| SU634291A1 (en) | Wiring checking arrangement | |
| JPS6213697B2 (en) | ||
| SU577530A1 (en) | Information commutator monitoring device | |
| SU643955A1 (en) | Device for teaching operators of electronic equipment | |
| KR20230003783A (en) | Apparatus for Simulation of training power field Operator | |
| SU832761A1 (en) | Electronic telegraphic apparatus automatic answer-back device | |
| SU472312A1 (en) | Device to control the correctness of radio and electrical installation |