JPS61208854A - Ansistor equipped with internal impedance matching circuit - Google Patents
Ansistor equipped with internal impedance matching circuitInfo
- Publication number
- JPS61208854A JPS61208854A JP5090685A JP5090685A JPS61208854A JP S61208854 A JPS61208854 A JP S61208854A JP 5090685 A JP5090685 A JP 5090685A JP 5090685 A JP5090685 A JP 5090685A JP S61208854 A JPS61208854 A JP S61208854A
- Authority
- JP
- Japan
- Prior art keywords
- impedance matching
- circuit
- conductor
- dielectric substrate
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波高出力トランジスタ、特にその内部
に設けられる内部インピーダンス整合回路(以下IMN
と略す)VClThするものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a microwave high output transistor, particularly an internal impedance matching circuit (hereinafter referred to as IMN) provided inside the transistor.
(abbreviated as )VClTh.
第6図に従来のIMNの一例の平面図を示す。 FIG. 6 shows a plan view of an example of a conventional IMN.
第7図はそのA−A’断面図である。アルミナセラミッ
クなどの[C体基板21上に薄膜で形成された伝送線路
オープンスタブなどからなるインピーダンス整合用回路
22が構成されている。裏面には金楓導体23が全面に
蒸着されている。FIG. 7 is a sectional view taken along the line AA'. An impedance matching circuit 22 is constructed of a transmission line open stub formed of a thin film on a C body substrate 21 made of alumina ceramic or the like. A gold maple conductor 23 is deposited on the entire back surface.
第8図は半導体素子用容器(以下パッケージと略す)へ
の前記1MN基板の搭載例の平面図である。また、第9
図は第8図のB−B/断面図である。第6図、第7図に
示したIMN基板25a。FIG. 8 is a plan view of an example of mounting the 1MN substrate on a semiconductor element container (hereinafter abbreviated as package). Also, the 9th
The figure is a BB/sectional view of FIG. IMN board 25a shown in FIGS. 6 and 7.
25b及びマイクロ波高出力トランジスタ26をパッケ
ージ24上に搭載している。入出力のリード端子27と
IMN基板25a、25bとの間及びIMN基板25a
、25bとマイクロ波トランジスタ26との間は、ボ
ンディング用ワイヤ29で接続されている。また、リー
ド端子27とパッケージ24(本実施例では金属導体で
形成されている)との間は、アルミナセラミックやガラ
ス質の絶縁物28で電気的に絶縁されている。25b and a microwave high output transistor 26 are mounted on the package 24. Between the input/output lead terminals 27 and the IMN boards 25a and 25b, and the IMN board 25a
, 25b and the microwave transistor 26 are connected by a bonding wire 29. Further, the lead terminal 27 and the package 24 (made of a metal conductor in this embodiment) are electrically insulated by an insulator 28 made of alumina ceramic or glass.
上述した従来のIMNはIMN基板5a、5b上のイン
ピーダンス整合用回路22がパッケージ24内でむき出
しになっておシ、入力側IMN基板25aと出力111
1MN基板25bとの間の電磁波の放射や電磁誘導など
による電磁気的影響(以下カップリングと略す)は避け
られず、このことがパッケージの外部から見た入出力イ
ンピーダンスの悪化また、RF%性のうち特に、入出力
特性の線形性に悪影響を及ぼすという欠点があった。In the conventional IMN described above, the impedance matching circuit 22 on the IMN boards 5a and 5b is exposed inside the package 24, and the input side IMN board 25a and the output 111 are exposed.
Electromagnetic effects (hereinafter referred to as coupling) due to electromagnetic wave radiation and electromagnetic induction between the 1MN board 25b and the Among these, there was a particular drawback in that it adversely affected the linearity of input/output characteristics.
本発明によれは、パッケージ内に設けられた内部インピ
ーダンス整合回路は誘電体基板上に構成された薄膜回路
のインピーダンス整合回路を有し、誘電体基板表面の側
部には側面を通して接地された接地導体を有し、この接
地導体に接着された導電性のふたでインピーダンス整合
回路を電磁気的に遮へいした構造を有している。According to the present invention, the internal impedance matching circuit provided in the package has a thin film impedance matching circuit configured on a dielectric substrate, and the side of the surface of the dielectric substrate is grounded through the side surface. It has a structure in which the impedance matching circuit is electromagnetically shielded by a conductive lid bonded to the ground conductor.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は、本発明の一実施例の平面図であ)、第2図は
そのA−A’断面図であシ、また、第3図は第1図のa
−a’断面図である。FIG. 1 is a plan view of one embodiment of the present invention), FIG. 2 is a cross-sectional view taken along line A-A', and FIG.
-a' sectional view.
誘電体基板1上には、薄膜で形成された伝送線路及びオ
ープンスタブなどからなるインピーダンス整合用の回路
2が構成されている。回路2の入出力端以外の部分は、
金属など導電製のふた3がかぶせられている。このふた
3は回路2との接触部分及びその付近では、テフロンな
ど絶縁性のある誘電体5を介して回路2をおおっておシ
、回路2とふ7’C3が直接に接触しない構造になって
いる。On the dielectric substrate 1, an impedance matching circuit 2 is constructed, which includes a transmission line formed of a thin film, an open stub, and the like. The parts other than the input and output terminals of circuit 2 are
A lid 3 made of conductive material such as metal is covered. This lid 3 covers the circuit 2 through an insulating dielectric material 5 such as Teflon at the contact part with the circuit 2 and its vicinity, and has a structure that prevents direct contact between the circuit 2 and the lid 7'C3. ing.
また、誘電体基板1の上面(回路2と同一面)上の導体
4cは誘電体基板1の物面の導体4bを通じて裏面の全
面導体4aと電気的に接続されており、ふた3は導体4
c上に10−付けされている。Further, the conductor 4c on the upper surface of the dielectric substrate 1 (same surface as the circuit 2) is electrically connected to the full-surface conductor 4a on the back surface through the conductor 4b on the object surface of the dielectric substrate 1, and the lid 3 is connected to the conductor 4a on the back surface.
10- is added on c.
これによシふた3は、接地されていることになる。This means that the lid 3 is grounded.
また、誘電体基板1に面において回路2と導体4Cは電
気的に絶縁されている。Furthermore, the circuit 2 and the conductor 4C are electrically insulated from each other on the dielectric substrate 1.
第4図は、本発明の一実施例のパッケージへの搭載例の
平面図であ勺、第5図はそのB−B/断面図である。前
記IMN基板の実施例5a、6b及びマイクロ波高出力
トランジスタ7をパッケージ8上に搭載している。パッ
ケージのリード端子9とIMN基板5a、5bとの間及
びIMN基板6a、6bとマイクロ波高出力トランジス
タ7との間はポンディング用ワイヤ10で電気的に接続
されている。FIG. 4 is a plan view of an example of mounting an embodiment of the present invention on a package, and FIG. 5 is a BB/sectional view thereof. Examples 5a and 6b of the IMN substrate and the microwave high output transistor 7 are mounted on a package 8. A bonding wire 10 is electrically connected between the lead terminal 9 of the package and the IMN substrates 5a, 5b, and between the IMN substrates 6a, 6b and the microwave high output transistor 7.
前述のような構造をもつIMN基板6a、6bは、回路
2がふた3及び誘電体基板1で電磁気的に遮へいされて
いるため、IMN基板6a、6bの外部からの電磁気的
な影響を最少限に抑えることが可能となる。特に1入出
力IMN基板5a。In the IMN boards 6a and 6b having the above-described structure, the circuit 2 is electromagnetically shielded by the lid 3 and the dielectric substrate 1, so that the electromagnetic influence from the outside of the IMN boards 6a and 6b is minimized. It is possible to suppress the Especially the 1 input/output IMN board 5a.
6b相互の電磁気的影響を最少限に抑えることKよシ、
パッケージの外から見た入出力インピーダンス及びRF
%性のうち線形性の改善に効果がある。6b To minimize mutual electromagnetic influence,
Input/output impedance and RF seen from outside the package
It is effective in improving linearity among percentage characteristics.
以上説明したように1本発明は、IMN基板外部からの
IMN基板上の回路への電磁気的影響を、I−MN基板
上の回路を金属など導体でつくられたふたをかぶせるこ
とにより最少限に抑えられ、良好な入出力イン、ピーダ
ンス及びRF特性のうち特に線形性の改善に効果を上げ
ることができる。As explained above, the present invention minimizes the electromagnetic influence on the circuits on the IMN board from outside the IMN board by covering the circuits on the I-MN board with a lid made of a conductor such as metal. Among the input/output input, pedance, and RF characteristics, it is particularly effective in improving linearity.
第1図は本発明の一実施例に用いる内部インピーダンス
整合回路基板の平面図、第2図はその人+ A /断面
図、第3図はa−a′断面図である。
第4図は本発明の一実施例を示した平面図で、第5図は
そのB−B/断面図である。第6図は従来の内部インピ
ーダンス整合回路基板の平面図、第7図社そのA−A’
断面図である。第8図は従来のマイクロ波高出力トラン
ジスタの平面図で、第9図はそのB−B/断面図である
。
1・・・・・・誘電体基板、2・・・・・・薄膜回路(
インピーダンス整合用回路)、3・・・・・・シールド
用導電性ふ7’c、4a・・・・・・金属導体(裏面)
、4b・・・・・・金属導体(表面)、5・・・・・・
誘電体、6 a t 6 b・・・・・・内部インピー
ダンス整合用回路基板、7・・・・・・マイクロ波高出
力トランジスタ、8・・・・・・半導体容器、9・・・
・・・リード端子、10・・・・・・ボンディング用ワ
イヤ、11・・・・・・絶縁物、21・・・・・・誘電
体基板、22・・・・・・薄膜回路(インピーダンス整
合用回路)、23・・・・・・金属導体、24・・・・
・・半導体容器、25a、25b・・・・・・内部イン
ピーダンス整合用回路基板、26・・・・・・マイクロ
波高出力トランジスタ、27・・・・・・リード端子、
28・・・・・・絶縁物、29・・・・・・ボンディン
グ用ワイヤ。
革1M
茅4 mFIG. 1 is a plan view of an internal impedance matching circuit board used in an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line A-A, and FIG. 3 is a cross-sectional view taken along line a-a'. FIG. 4 is a plan view showing one embodiment of the present invention, and FIG. 5 is a BB/sectional view thereof. Figure 6 is a plan view of a conventional internal impedance matching circuit board, Figure 7 is A-A'
FIG. FIG. 8 is a plan view of a conventional microwave high output transistor, and FIG. 9 is a BB/sectional view thereof. 1... Dielectric substrate, 2... Thin film circuit (
Impedance matching circuit), 3... Conductive wire for shielding 7'c, 4a... Metal conductor (back side)
, 4b...metal conductor (surface), 5...
Dielectric, 6 a t 6 b... Internal impedance matching circuit board, 7... Microwave high output transistor, 8... Semiconductor container, 9...
... Lead terminal, 10 ... Bonding wire, 11 ... Insulator, 21 ... Dielectric substrate, 22 ... Thin film circuit (impedance matching circuit), 23...metal conductor, 24...
... Semiconductor container, 25a, 25b ... Internal impedance matching circuit board, 26 ... Microwave high output transistor, 27 ... Lead terminal,
28... Insulator, 29... Bonding wire. Leather 1m, grass 4m
Claims (1)
ンス整合用の薄膜回路が形成され、前記薄膜回路の上を
おおうように、導電性のふたがかぶせられており、前記
導電性ふたは接地されている内部インピーダンス整合回
路を備えたことを特徴とする内部インピーダンス整合回
路付トランジスタ。A thin film circuit for impedance matching is formed on a dielectric substrate whose back surface is entirely conductive, and a conductive lid is placed over the thin film circuit, and the conductive lid is grounded. A transistor with an internal impedance matching circuit, characterized in that it is equipped with an internal impedance matching circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5090685A JPS61208854A (en) | 1985-03-14 | 1985-03-14 | Ansistor equipped with internal impedance matching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5090685A JPS61208854A (en) | 1985-03-14 | 1985-03-14 | Ansistor equipped with internal impedance matching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61208854A true JPS61208854A (en) | 1986-09-17 |
Family
ID=12871805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5090685A Pending JPS61208854A (en) | 1985-03-14 | 1985-03-14 | Ansistor equipped with internal impedance matching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61208854A (en) |
-
1985
- 1985-03-14 JP JP5090685A patent/JPS61208854A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
US20040231879A1 (en) | Semiconductor device package | |
JPH0766949B2 (en) | IC package | |
US4266239A (en) | Semiconductor device having improved high frequency characteristics | |
JPH08222657A (en) | Semiconductor integrated circuit | |
JPH0786460A (en) | Semiconductor device | |
JP4054188B2 (en) | Semiconductor device | |
JP2001085569A (en) | High frequency circuit device | |
JP3178452B2 (en) | Package for semiconductor device and its mounting structure | |
JP2603310B2 (en) | High frequency integrated circuit package | |
JPS61208854A (en) | Ansistor equipped with internal impedance matching circuit | |
US5258646A (en) | Package for microwave IC | |
JPS6112680Y2 (en) | ||
US20240292520A1 (en) | Matching circuit board and semiconductor device | |
JPS61177772A (en) | Microwave transistor having internal impedance matching element | |
JP2534841B2 (en) | Envelope for microwave integrated circuit | |
JP3600729B2 (en) | High frequency circuit package | |
JPH0191443A (en) | Package for microwave integrated circuit | |
JPS58182250A (en) | Semiconductor device | |
JPS62269349A (en) | Semiconductor device | |
JPH01125959A (en) | High frequency package | |
WO2019207657A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH0746963Y2 (en) | Microwave semiconductor package | |
JPS59165439A (en) | Package for semiconductor device | |
JPH0340951B2 (en) |