JPS6120091A - Image display unit - Google Patents

Image display unit

Info

Publication number
JPS6120091A
JPS6120091A JP14064384A JP14064384A JPS6120091A JP S6120091 A JPS6120091 A JP S6120091A JP 14064384 A JP14064384 A JP 14064384A JP 14064384 A JP14064384 A JP 14064384A JP S6120091 A JPS6120091 A JP S6120091A
Authority
JP
Japan
Prior art keywords
display
signal
route
field effect
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14064384A
Other languages
Japanese (ja)
Other versions
JPH0349438B2 (en
Inventor
酒井 重信
皆川 長三郎
清 増田
幸田 成人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14064384A priority Critical patent/JPS6120091A/en
Publication of JPS6120091A publication Critical patent/JPS6120091A/en
Publication of JPH0349438B2 publication Critical patent/JPH0349438B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (発明の属する分野) 本発明は、製造時に欠陥が生じても、高い製造歩留りを
得ることができるアクティブ型画像表示装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION (Field of the Invention) The present invention relates to an active image display device that can achieve a high manufacturing yield even if defects occur during manufacturing.

(従来の技術) 近年、液晶あるいはエレクトロルミネッセンス等の表示
素子を用いたアクティブマトリックス型の画像表示装置
の開発が進められている。
(Prior Art) In recent years, active matrix type image display devices using display elements such as liquid crystal or electroluminescence have been developed.

第1図は従来のアクティブマトリックス型画像表示装置
の構成を示すもので、Tll、TI2.T21およびT
22は電界効果型トランジスタ、CIl、CI2.C2
] ’!;よびC22はそれぞれ前記電界効果型1〜ラ
ンジスタのソースに接続された表示素子、CCは表示素
子の共通電極である。D旧およびDD2は信号線で、そ
れぞれ電界効果型トランジスタTll、T21およびT
I2.T22のドレインに接続され、SSIおよびSS
2は選択線で、それぞれ電界効果型トランジスタTll
、TI2およびT21 、 T22のゲートに接続され
ている。すなわち、電界効果型トランジスタと表示素子
から成る表示セル(破線で囲んだ領域)をマトリックス
状に配列した構成となっている。
FIG. 1 shows the configuration of a conventional active matrix type image display device. T21 and T
22 are field effect transistors, CIl, CI2. C2
]'! ; and C22 are display elements connected to the sources of the field effect transistors 1 to 1, respectively, and CC is a common electrode of the display elements. D old and DD2 are signal lines, which connect field effect transistors Tll, T21 and T, respectively.
I2. Connected to the drain of T22, SSI and SS
2 is a selection line, each of which is connected to a field effect transistor Tll.
, TI2 and the gates of T21 and T22. In other words, display cells (area surrounded by broken lines) each consisting of a field effect transistor and a display element are arranged in a matrix.

表示を行なうには、選択線SS I 、 SS 2の中
の−っを活性化し、信号線CDI、DD2に表示信号を
印加する。活性化した選択線に接続されている電界効果
型トランジスタはON(導通)となり、表示信号はその
ONとなった電界効果型トランジスタを介して表示素子
に印加され、印加された表示信号が高電圧(11)か低
電圧(【4)かで表示素子は明・暗を表示する。
To perform a display, one of the selection lines SSI and SS2 is activated, and a display signal is applied to the signal lines CDI and DD2. The field effect transistor connected to the activated selection line becomes ON (conducting), and a display signal is applied to the display element via the ON field effect transistor, and the applied display signal becomes a high voltage. The display element displays brightness or darkness depending on whether it is (11) or low voltage ([4).

このような従来の画像表示装置においては、表示素子・
に表示信号を印加するルートは唯一つとなっており、製
造時に選択線、信号線あるいは電界効果型トランジスタ
に何らかの欠陥が生じた場合には、表示素子に表示信号
が印加されないため、正常な表示を行うことができず不
良品となる。なお、近年の画像表示装置は、大面積、高
精細化が進んでおり、製造時に欠陥の生じる確率が高く
、従来のアクティブマトリックス型画像表示装置では製
造歩留りが低いという欠点がある。
In such conventional image display devices, display elements and
There is only one route for applying display signals to the display element, and if any defect occurs in the selection line, signal line, or field effect transistor during manufacturing, the display signal will not be applied to the display element, making it impossible to display normally. This cannot be done and the product becomes defective. It should be noted that image display devices in recent years have become larger in area and have higher definition, and the probability of defects occurring during manufacturing is high, and conventional active matrix type image display devices have the drawback of low manufacturing yield.

(発明の目的) 本発明は、表示素子に表示信号を印加するためのルート
を複数設け、上記複数のルートを周期的に切換えること
を特徴とし、その目的は製造時の歩留りを向」−するに
ある。
(Object of the Invention) The present invention is characterized in that a plurality of routes are provided for applying display signals to a display element, and the plurality of routes are periodically switched.The purpose of the present invention is to improve the yield during manufacturing. It is in.

(発明の構成および作用) 第2図は本発明によるアクティブマトリックス型画像表
示装置の表示セルの構成を示す一実施例である。
(Structure and operation of the invention) FIG. 2 is an embodiment showing the structure of a display cell of an active matrix type image display device according to the invention.

C1lは表示素子で、ここでは液晶を想定している。C
Cは液晶の共通電極、 TIIA、TIIBは電界効果
型トランジスタでありそのソースは共に表示素子C1l
に接続されている。電界効果型トランジスタT11Aの
ゲートおよびドレインはそれぞれ選択線SIAおよび信
号線前Aに接続され、電界効果型トランジスタTIIB
のゲートおよびドレインは同様にそれぞれ選択線SIB
および信号線DIRに接続されている。
C1l is a display element, which is assumed to be a liquid crystal here. C
C is a common electrode of the liquid crystal, and TIIA and TIIB are field effect transistors whose sources are both connected to the display element C1l.
It is connected to the. The gate and drain of the field effect transistor T11A are connected to the selection line SIA and the signal line A, respectively, and the field effect transistor TIIB
Similarly, the gate and drain of each select line SIB
and is connected to the signal line DIR.

次にその動作を説明する。Next, its operation will be explained.

まず、選択線SIAを活性にするとともに、信号線旧人
に表示信号を印加する。その結果、電界効果型トランジ
スタTI IAはonとなり、表示信号は信号線旧人を
介して表示素子C1lに印加される(Aルート)。次に
、選択線SEAを非活性に、SlBを活性にするととも
に表示信号を信号線前Bに印加する。
First, the selection line SIA is activated and a display signal is applied to the signal line SIA. As a result, the field effect transistor TIIA is turned on, and the display signal is applied to the display element C1l via the signal line (A route). Next, the selection line SEA is deactivated, SIB is activated, and a display signal is applied to the signal line front B.

その結果、電界効果型トランジスタTIIAはoff。As a result, field effect transistor TIIA is turned off.

Tl1nはonとなり、表示信号は信号線l8を介して
表示素子CHIに印加される(Bルート)。上記2通り
の印加方法(Aルート、Bルート)を周期的に繰返し、
表示信号が高電圧(T()か、あるいは低電圧(L)か
で表示素子C1lは明暗を表示する。
Tl1n is turned on, and the display signal is applied to the display element CHI via the signal line l8 (route B). Repeat the above two application methods (A route, B route) periodically,
The display element C1l displays brightness and darkness depending on whether the display signal is a high voltage (T()) or a low voltage (L).

次に、信号線、選択線および電界効果型トランジスタに
欠陥が生じた場合の動作を説明する。
Next, the operation when a defect occurs in the signal line, selection line, and field effect transistor will be described.

まず、信号線rllAが定常的にLとなる様な欠陥が発
生した場合について説明する。この場合Aルートでは表
示素子には常にLが印加される。一方Bルートでは表示
信号が正常に表示素子に印加される。この時、表示信号
がLであれば表示素子は正常に暗を表示する。しかし、
表示信号がHである場合にはAルートではり、Bルート
ではI−1が交互に表示素子に印加される。この状態で
表示素子が明を表示するか、暗を表示するかは、表示素
子である液晶の閾値特性、印加電圧等により設定できる
。この状態で暗を表示する場合の表示特性をAND特性
、明を表示する場合の表示特性をOR特性と定義する。
First, a case will be described in which a defect occurs in which the signal line rllA is constantly at L. In this case, L is always applied to the display element in route A. On the other hand, in route B, the display signal is normally applied to the display element. At this time, if the display signal is L, the display element normally displays darkness. but,
When the display signal is H, high on the A route and I-1 on the B route are alternately applied to the display element. Whether the display element displays brightness or darkness in this state can be set by the threshold characteristics of the liquid crystal serving as the display element, the applied voltage, and the like. In this state, the display characteristics when displaying darkness are defined as AND characteristics, and the display characteristics when displaying brightness are defined as OR characteristics.

上述の様に信号線が定常的にLになる欠陥の場合、表示
特性をOR特性に設定すれば表示は正常に行われる。逆
に信号線が定常的に11となる欠陥の場合には、表示特
性をAND特性に設定することにより、表示は正常に行
われる。従って、信号線に発生する欠陥の多いモードに
対応して表示特性をANDあるいはOR特性に設定する
ことにより、A。
In the case of a defect in which the signal line is constantly at L as described above, the display can be performed normally if the display characteristic is set to the OR characteristic. Conversely, in the case of a defect where the signal line is constantly 11, the display can be performed normally by setting the display characteristic to the AND characteristic. Therefore, by setting the display characteristics to AND or OR characteristics in accordance with the mode in which many defects occur in the signal line, A.

Bルートとも欠陥でない限り、表示は正常に行われ製造
歩留りの向上が図れる。
Unless there is a defect in route B, the display is performed normally and the manufacturing yield can be improved.

なお、信号線の駆動回路から遠端側を抵抗、あるいはク
ロックパルスをゲートに印加した電界効果型トランジス
タ、を介して接地(電源に接続)し、断線した場合電気
的に浮いた状態にせず定常的にr、 (11)とするこ
とが可能である。従って、それに対応して表示素子の表
示特性をOR(AND)特性にすれば製造歩留りは大幅
に向上する。
Note that the far end of the signal line from the drive circuit is grounded (connected to the power supply) via a resistor or a field effect transistor with a clock pulse applied to the gate, so that if the wire is disconnected, it will not remain electrically floating and will remain steady. Therefore, it is possible to set r, (11). Therefore, if the display characteristics of the display element are changed to OR (AND) characteristics in response to this, the manufacturing yield will be greatly improved.

次に、選択線が定常的に非活性になる欠陥あるいは電界
効果型トランジスタが定常的にoffとなる欠陥につい
て説明する。この場合は」二記欠陥を含むルートが存在
しないものと等価である。従って本発明を用いることに
より、上記の様な欠陥は何ら表示に悪影響を与えること
なく正常な表示が行える。なお、選択線も信号線と同様
に、遠端を抵抗等を介して接地することにより、断線し
た場合定常的に非活性にすることが可能である。従って
、本発明を用いることにより、アクティブマトリックス
型の画像表示装置の製造歩留りは大幅に向」−する。ま
た、欠陥のあるルートをレーザ等を用いて切断すれば、
製造歩留りはさらに向上する。
Next, a defect in which the selection line is constantly inactive or a defect in which the field effect transistor is constantly turned off will be explained. In this case, it is equivalent to the case where there is no route including the defect described in item 2. Therefore, by using the present invention, normal display can be performed without the above defects having any adverse effect on the display. Note that, similarly to the signal line, by grounding the far end of the selection line via a resistor or the like, it is possible to constantly deactivate the selection line in the event of a disconnection. Therefore, by using the present invention, the manufacturing yield of active matrix type image display devices can be greatly improved. Also, if you cut the defective route using a laser etc.
Manufacturing yields are further improved.

第3図は、第2図に示した表示セルをマトリックス状に
配置した場合の実施例である。CIl〜C24は表示素
子、TIIA−T24AおよびTIIB−T24Bは電
界効果型トランジスタ、DIA−D4AおよびDAB−
D4Bは信号線であり、それぞれA側およびB側の電界
効果型トランジスタのドレインに接続され、SIA、S
2AおよびS1B、52Flは選択線で、それぞれA側
およびB側の電界効果型トランジスタのゲートに接続さ
れている。
FIG. 3 shows an example in which the display cells shown in FIG. 2 are arranged in a matrix. CIl~C24 are display elements, TIIA-T24A and TIIB-T24B are field effect transistors, DIA-D4A and DAB-
D4B is a signal line, which is connected to the drains of the field effect transistors on the A side and B side, respectively, and connects SIA, S
2A, S1B, and 52Fl are selection lines connected to the gates of the A-side and B-side field effect transistors, respectively.

この実施例の動作は第2図と同様である。まず、選択線
SIAを活性にし、信号綜目A−D4Aおよび電界効果
型トランジスタT11A、Tl2A、T13A、Tl4
Aを介して表示素子C11、C12、C1,3、C14
に表示信号を印加する。次に、選択線S2Aを活性とし
、信号綜目A〜D4Aおよび電界効果型トランジスタT
2]A、T22A、T23A、T24Aを介して表示素
子C2] 、C22,C23,C24ニ表示信号を印加
する。
The operation of this embodiment is similar to that shown in FIG. First, select line SIA is activated, signal lines A-D4A and field effect transistors T11A, Tl2A, T13A, Tl4 are activated.
Display elements C11, C12, C1, 3, C14 via A
Apply a display signal to. Next, the selection line S2A is activated, and the signal lines A to D4A and the field effect transistor T are activated.
2] A display signal is applied to the display elements C2], C22, C23, and C24 via A, T22A, T23A, and T24A.

この様に1画面(フレーム)の表示信号をAルートによ
り表示素子に印加し、次の画面は、今度はBルートで同
様に表示信号を表示素子に印加するというように、奇数
フレームはAルート、偶数フレームはBルートで交互に
表示素子に表示信号を印加する。この時、表示素子の表
示特性をOR特性に設定していれば、信号線が定常的に
14、選択線が定常的に非活性、および電界効果型トラ
ンジスタが定常的にoffとなる様な欠陥が存在しても
、表示には何ら悪影響を与えることはなく、正常な表示
が行える。
In this way, the display signal for one screen (frame) is applied to the display element via route A, and for the next screen, the display signal is similarly applied to the display element via route B, and so on.For odd frames, the display signal is applied to the display element via route A. , for even-numbered frames, display signals are alternately applied to the display elements using the B route. At this time, if the display characteristics of the display element are set to OR characteristics, defects such as the signal line being constantly inactivated, the selection line being constantly inactive, and the field effect transistor constantly being turned off may occur. Even if this occurs, the display will not be adversely affected in any way and normal display can be performed.

第4図は、第3図における隣接する表示セルの信号線を
共用した場合の本発明の実施例である。
FIG. 4 shows an embodiment of the present invention in which the signal lines of adjacent display cells in FIG. 3 are shared.

D1〜D5は(i分線で、それぞれ隣接した表示セルの
電界効果型]・ランジスタのドレインに接続している。
D1 to D5 are connected to the drains of (field effect type transistors of adjacent display cells respectively on i-segment lines) transistors.

本実施例の動作は第3図と同様であるが、同一信号線を
Aルート、Bルートの両者で時分割で使用している点が
異なる。すなわち、例えば信号1iD2表示信号は、A
ルートでは電界効果型トランジスタT12Aを介して表
示素子C12へ、Bルートでは電界効果型トランジスタ
TIIBを介して表示素子C1lへ印加する。この構成
は第3図に比べ信号線の本数が半減するので、欠陥発生
の確率が低く製造歩留りの向上が図れる。
The operation of this embodiment is similar to that shown in FIG. 3, except that the same signal line is used for both the A route and the B route in a time-sharing manner. That is, for example, the signal 1iD2 display signal is A
In the route B, the voltage is applied to the display element C12 via the field effect transistor T12A, and in the B route, it is applied to the display element C1l via the field effect transistor TIIB. In this configuration, the number of signal lines is halved compared to that in FIG. 3, so the probability of defect occurrence is low and manufacturing yield can be improved.

第5図は、第4図の選択線の配置を変更した場合の実施
例を示すもので、同一表示セルに接続している選択線の
配置を物理的に離すことにより、両者とも同時に欠陥と
なる確率を減じたものである。
FIG. 5 shows an example in which the arrangement of the selection lines in FIG. It is the result of reducing the probability that

第6図は、第5図の選択線を共用とした場合の実施例を
示すもので、隣接する表示セルの選択線を共用し、選択
線Sl 、S2.S3としたものである。
FIG. 6 shows an embodiment in which the selection lines in FIG. 5 are shared, in which the selection lines of adjacent display cells are shared, and the selection lines Sl, S2, . This is designated as S3.

この構成は前述した他の実施例と異なり、同一フレーム
内でAルート、Bルートの両ルートで表示信号を表示素
子に印加する。但し、奇数フレームではAルート、Bル
ートの順に、偶数フレーム−〇− ではBルート、Aルートの順で印加する。すなオ)ち、
奇数フレームでは、まず選択線S1を活性にし、Aルー
トで表示信号を表示素子C1lに印加する。
This configuration differs from the other embodiments described above in that display signals are applied to the display elements through both routes A and B within the same frame. However, in odd-numbered frames, the A route and B route are applied in this order, and in even-numbered frames -0-, the B route and A route are applied in that order. Sunao) Chi,
In an odd frame, the selection line S1 is first activated, and a display signal is applied to the display element C1l through the A route.

次に選択線S2を活性にし、Bルートで表示信号を同じ
表示素子C11に印加して書き換える。(この時。
Next, the selection line S2 is activated, and a display signal is applied to the same display element C11 via the B route to rewrite. (At this time.

表示素子C21にはAルートで表示信号が印加されてい
る。)この動作を順次行い、選択線Sl、S2.S3を
順次活性化することにより奇数フレームではBルートで
の表示信号が結果的に印加される。偶数フレームでは逆
に選択線S4.S3.S2.Slの順に活性化すること
によりAルートでの表示信号が表示素子に印加される。
A display signal is applied to the display element C21 through route A. ) This operation is performed sequentially to select the selection lines Sl, S2 . By sequentially activating S3, a display signal on route B is applied as a result in odd frames. Conversely, in even frames, the selection line S4. S3. S2. By activating Sl in order, a display signal on route A is applied to the display element.

これにより、前述の実施例と同様に、奇数フレーム、偶
数フレームでBルート。
As a result, as in the previous embodiment, the B route is used for odd frames and even frames.

Aルートの交互の表示信号の印加が行える。The display signals of route A can be applied alternately.

第7図は、表示信号印加ルート切換トランジスタを設け
た場合の本発明の他の実施例の構成を示す図である。
FIG. 7 is a diagram showing the configuration of another embodiment of the present invention in which a display signal application route switching transistor is provided.

前述の各実施例は全て、表示信号の印加ルートの切換え
を選択線で行ったが、第7図に示すように、電界効果型
トランジスタTIIAと表示素子CIl間および電界効
果型トランジスタTIIBと表示素子C11間に、それ
ぞれ、ルート切換信号E、0をゲートに印加した電界効
果型トランジスタTIIE、Tll0を付加し、ルート
切換信号でルートの切換を行っても効果は同様である。
In all of the above-mentioned embodiments, the application route of the display signal was switched by the selection line, but as shown in FIG. The same effect can be obtained even if field effect transistors TIIE and Tll0 to which route switching signals E and 0 are applied to their gates are added between C11 and routes are switched using the route switching signals.

以上の説明は全て、表示信号の印加ルートが2つの場合
について説明したが、ルートを3つ以上設け、順次切換
でも同様の効果が期待できる。なお、ルートを3つ以上
設けた場合には、そのうちの1つのルートが欠陥になっ
た場合の影響はルートが2つの場合より小さい。従って
、複数のルートが欠陥となっても表示に何ら影響を与え
ないようにすることが可能である。また、以上の説明で
は、全て表示信号がI(かLかで表示素子は明か暗かを
表示することを前提に説明したが、表示素子に印加され
る電圧の交流化のため、共通電極を1/2 Vanとし
、表示信号として、明はvDDあるいはOv、暗は1/
2vDDとしても動作は同様である。
All of the above explanations have been made regarding the case where there are two routes for applying display signals, but the same effect can be expected even if three or more routes are provided and the routes are sequentially switched. Note that when three or more routes are provided, the effect when one of the routes becomes defective is smaller than when there are two routes. Therefore, even if a plurality of routes become defective, it is possible to prevent the display from being affected in any way. In addition, in the above explanation, it is assumed that the display signal is I (or L) to indicate whether the display element is bright or dark, but in order to change the voltage applied to the display element to alternating current, the common electrode is 1/2 Van, and the display signal is VDD or Ov for bright and 1/2 Van for dark.
The operation is the same for 2vDD.

なお、以上の説明では表示素子として液晶を想定して説
明したが、本発明は液晶以外にも例えばエレクトロルミ
ネッセンス(EL)等、他の素子を用いた場合にも適用
可能であり、同様な効果が期待できる。
Although the above explanation assumes that a liquid crystal is used as the display element, the present invention can also be applied to cases where other elements other than liquid crystals, such as electroluminescence (EL), are used, and similar effects can be achieved. can be expected.

なお、本発明のように、1つの表示素子に複数の表示信
号印加ルートを設けると、ルート間の導通を検査するこ
とにより欠陥の検査が容易に行える。すなわち、第6図
において選択線Sl、S2を同時に活性、非活性にし、
信号線前、02間の導通、非導通を検査することにより
、信号線DI、D2、選択線Sl、S2、電界効果型ト
ランジスタTIIA、TIIBの良否が検査できる。こ
れにより、液晶層を形成する前の薄膜トランジスタ基板
の状態で、従来、完成後の表示テストでなければ行えな
かった表示セル単位の細かな検査が可能である。これに
より、製造コストの低減が図れる。
Note that when a plurality of display signal application routes are provided in one display element as in the present invention, defects can be easily inspected by inspecting continuity between the routes. That is, in FIG. 6, the selection lines Sl and S2 are simultaneously activated and deactivated,
By inspecting conduction and non-conduction between the signal lines 02 and 02, the quality of the signal lines DI and D2, selection lines Sl and S2, and field effect transistors TIIA and TIIB can be inspected. This makes it possible to conduct detailed inspections of each display cell, which could conventionally be carried out only in display tests after completion, on the thin film transistor substrate before forming the liquid crystal layer. Thereby, manufacturing costs can be reduced.

(効果) 以上説明したように、本発明によれば、表示素子への表
示信号の印加ルートを複数設け、周期的に切換えて使用
するため、一部の表示信号の印加ルートに製造時に欠陥
が生じても表示に殆ど影響を与えることがなく、良好な
表示が行える利点がある。従って、製造時に欠陥の発生
する確率の高い大面積・高精細な画像表示装置に適用す
ることにより、製造歩留りの大幅な向上が図れる利点が
ある。
(Effects) As explained above, according to the present invention, a plurality of display signal application routes to the display element are provided and are periodically switched and used, so that defects may occur in some of the display signal application routes during manufacturing. Even if this occurs, it hardly affects the display, which has the advantage of providing good display. Therefore, by applying the present invention to large-area, high-definition image display devices that have a high probability of producing defects during manufacturing, there is an advantage that the manufacturing yield can be significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のアクティブマトリックス型画像表示装置
の構成を示す回路図、第2図は本発明によるアクティブ
マトリックス型画像表示装置の表示セルの構成を示す一
実施例図、第3図は第2図に示した表示セルをマトリッ
クス状に配置した場合の実施例、第4図は第3図におけ
る隣接する表示セルの信号線を共用した場合の本発明の
実施例、第5図は第4図の選択線の配置を変更した場合
の実施例、第6図は第5図の選択線を共用とした場合の
実施例、第7図は表示信号印加ルート切換トランジスタ
を設けた場合の本発明の他の実施例の構成を示す図であ
る。 TIIA−T24A、TIIB−T24B・・・電界効
果型トランジスタ、C11−C24・・・表示素子、C
C・・・液晶の一15= 共通電極、旧〜D5.DIA−D4A、DIFI−D4
B・・・信号線、5l−53,SEA、S2A、SIR
,S2B・・・選択線。
FIG. 1 is a circuit diagram showing the configuration of a conventional active matrix type image display device, FIG. 2 is an embodiment diagram showing the configuration of a display cell of an active matrix type image display device according to the present invention, and FIG. An embodiment in which the display cells shown in the figure are arranged in a matrix, FIG. 4 is an embodiment of the present invention in which the signal lines of adjacent display cells in FIG. 3 are shared, and FIG. FIG. 6 shows an example in which the selection line in FIG. 5 is shared, and FIG. 7 shows an example in which a display signal application route switching transistor is provided. FIG. 7 is a diagram showing the configuration of another embodiment. TIIA-T24A, TIIB-T24B...Field effect transistor, C11-C24...Display element, C
C...Liquid crystal 115 = common electrode, old ~ D5. DIA-D4A, DIFI-D4
B...Signal line, 5l-53, SEA, S2A, SIR
, S2B... selection line.

Claims (1)

【特許請求の範囲】[Claims] 表示素子および電界効果型トランジスタから成る表示セ
ルをマトリックス状に配列したアクティブマトリックス
型画像表示装置において、表示素子に表示信号を印加す
るための電界効果型トランジスタと、その電界効果型ト
ランジスタを選択するための選択線と、その電界効果型
トランジスタに表示信号を伝えるための信号線とから成
る入力ルートを一つの表示素子に対し複数設け、前記入
力ルートを周期的に切換えて使用することを特徴とする
画像表示装置。
In an active matrix image display device in which display cells each consisting of a display element and a field effect transistor are arranged in a matrix, a field effect transistor for applying a display signal to the display element and a method for selecting the field effect transistor A plurality of input routes each consisting of a selection line and a signal line for transmitting a display signal to the field effect transistor are provided for one display element, and the input routes are periodically switched and used. Image display device.
JP14064384A 1984-07-09 1984-07-09 Image display unit Granted JPS6120091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14064384A JPS6120091A (en) 1984-07-09 1984-07-09 Image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14064384A JPS6120091A (en) 1984-07-09 1984-07-09 Image display unit

Publications (2)

Publication Number Publication Date
JPS6120091A true JPS6120091A (en) 1986-01-28
JPH0349438B2 JPH0349438B2 (en) 1991-07-29

Family

ID=15273437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14064384A Granted JPS6120091A (en) 1984-07-09 1984-07-09 Image display unit

Country Status (1)

Country Link
JP (1) JPS6120091A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155093A (en) * 1986-12-19 1988-06-28 日本電信電話株式会社 Active matrix type display device
US5012228A (en) * 1987-08-04 1991-04-30 Nippon Telegraph And Telephone Method of operation for an active matrix type display device
JPH10142578A (en) * 1996-11-15 1998-05-29 Furontetsuku:Kk Active matrix type liquid crystal display device
JP2010020023A (en) * 2008-07-09 2010-01-28 Sony Corp Image display device and electronic device
JP2012073617A (en) * 2011-10-17 2012-04-12 Tpo Hong Kong Holding Ltd Liquid crystal display device and its control method
JP2020502557A (en) * 2016-11-08 2020-01-23 エルビット システムズ リミテッド Fault-tolerant display
WO2023276445A1 (en) * 2021-07-01 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 Display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155093A (en) * 1986-12-19 1988-06-28 日本電信電話株式会社 Active matrix type display device
US5012228A (en) * 1987-08-04 1991-04-30 Nippon Telegraph And Telephone Method of operation for an active matrix type display device
JPH10142578A (en) * 1996-11-15 1998-05-29 Furontetsuku:Kk Active matrix type liquid crystal display device
JP2010020023A (en) * 2008-07-09 2010-01-28 Sony Corp Image display device and electronic device
JP2012073617A (en) * 2011-10-17 2012-04-12 Tpo Hong Kong Holding Ltd Liquid crystal display device and its control method
JP2020502557A (en) * 2016-11-08 2020-01-23 エルビット システムズ リミテッド Fault-tolerant display
JP2020197740A (en) * 2016-11-08 2020-12-10 エルビット システムズ リミテッド Fault tolerant display
WO2023276445A1 (en) * 2021-07-01 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 Display device

Also Published As

Publication number Publication date
JPH0349438B2 (en) 1991-07-29

Similar Documents

Publication Publication Date Title
EP0302468B1 (en) Active matrix type display device
US7265572B2 (en) Image display device and method of testing the same
JP3989756B2 (en) Display device and scanning circuit inspection method thereof
US8203519B2 (en) Image display device and testing method of the same
US6518945B1 (en) Replacing defective circuit elements by column and row shifting in a flat-panel display
US4823126A (en) Display device and a display method
US5956008A (en) Driver circuit for active matrix display and method of operating same
JPH05188395A (en) Liquid crystal display element
JP2007304252A (en) Electro-optic device and inspection method for the same, and electronic equipment
JPH05303114A (en) Liquid crystal display element
JPH01130131A (en) Driver-containing active matrix panel
JPS6120091A (en) Image display unit
JP2003043980A (en) Substrate of display device, array substrate, inspection circuit, inspection method and manufacturing method of liquid crystal cell
JP3203971B2 (en) Display element
US5796390A (en) Redundant shift registers for scanning circuits in liquid crystal display devices
JPH07199872A (en) Liquid crystal display device
JP4974517B2 (en) Inspection circuit
JPH06118909A (en) Active matrix type display device and method for detecting faulty transistor
JPH05307167A (en) Active matrix panel
JPH0646345B2 (en) Active matrix substrate
US5224102A (en) Design and test methodology for redundant shift registers
JP2000155302A (en) Test method and test device for liquid crystal display device
JPH06281944A (en) Redundancy driving matrix display device that can be recovered
JP3177702B2 (en) Inspection method of liquid crystal display
JPS61228491A (en) Display unit