JPS61198289A - マトリクス表示装置の駆動回路 - Google Patents
マトリクス表示装置の駆動回路Info
- Publication number
- JPS61198289A JPS61198289A JP3910085A JP3910085A JPS61198289A JP S61198289 A JPS61198289 A JP S61198289A JP 3910085 A JP3910085 A JP 3910085A JP 3910085 A JP3910085 A JP 3910085A JP S61198289 A JPS61198289 A JP S61198289A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- line
- display device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スキャン側の高圧パルス電圧印加によって発
生するノイズを除去することのできるマトリクス表示装
置の駆動回路に関する。
生するノイズを除去することのできるマトリクス表示装
置の駆動回路に関する。
ＥＬパネルを用いたマトリクス駆動による表示装置は、
コンピュータなどのディスプレイのほか。
コンピュータなどのディスプレイのほか。
将来ディジタルテレビなどへの応用が期待されている。
マトリクス表示装置は、縦方向の複数本のデータライン
と横方向の複数本のスキャンラインとがマトリクス状に
交差した構造を有し、各スキャンライン毎に該スキャン
ライン上の各マトリクス部分を光らせるかどうかによっ
て対応するデータラインに電圧を印加し、その後、該ス
キャンラインに、電圧を印加することによって該スキャ
ンライン上の各マトリクス部分を発光させる。
と横方向の複数本のスキャンラインとがマトリクス状に
交差した構造を有し、各スキャンライン毎に該スキャン
ライン上の各マトリクス部分を光らせるかどうかによっ
て対応するデータラインに電圧を印加し、その後、該ス
キャンラインに、電圧を印加することによって該スキャ
ンライン上の各マトリクス部分を発光させる。
すなわち、データラインとスキャンラインの両方に電圧
が印加されるマトリクス部分が発光する。
が印加されるマトリクス部分が発光する。
この動作を各スキャンライン毎に、高速に（１百面分の
スキャン時間は約１／６０秒）順次繰り返すことによっ
て画面表示を行う。
スキャン時間は約１／６０秒）順次繰り返すことによっ
て画面表示を行う。
この場合、各データラインはゲート（ドライバ）を有し
、各ゲートに０又は１のディジタル信号を与えることに
より該ゲートの開閉を行ない、電圧の供給を行なう。そ
して通常のマトリクス表示装置においては、各スキャン
ラインに許される時間内に全データ５４７分のシリアル
データを各データラインのデータバッファに読み込み、
続いて。
、各ゲートに０又は１のディジタル信号を与えることに
より該ゲートの開閉を行ない、電圧の供給を行なう。そ
して通常のマトリクス表示装置においては、各スキャン
ラインに許される時間内に全データ５４７分のシリアル
データを各データラインのデータバッファに読み込み、
続いて。
該データに基いて各ゲートの開閉を同時に行ない。
その後、対応するスキャンラインに電圧パルスを供給す
ることによって１本のスキャンライン上の各マトリクス
部分の発光を行な゛う。
ることによって１本のスキャンライン上の各マトリクス
部分の発光を行な゛う。
上記マトリクス表示装置において、スキャンラインの本
数が多くなると、各スキャンラインの表示に許される時
間はその本数に反比例して短かくなる。すなわち、１画
面分のスキャン時間を１／６０秒とすれば、それをスキ
ャンラインの本数で割った値が１本のスキャンラインの
表示に許される時間となる（実際には１画面のりフレ７
シユのための余裕時間も必要であるので、もっと短かく
なる）。
数が多くなると、各スキャンラインの表示に許される時
間はその本数に反比例して短かくなる。すなわち、１画
面分のスキャン時間を１／６０秒とすれば、それをスキ
ャンラインの本数で割った値が１本のスキャンラインの
表示に許される時間となる（実際には１画面のりフレ７
シユのための余裕時間も必要であるので、もっと短かく
なる）。
従って、スキャンラインの本数が多くなると、全データ
５４７分のシリアルデータの各データバッファの読み込
み動作と、それに続く対応するスキャンラインへの電圧
パルス印加による発光動作とを時間内に行なうことが困
難になる。
５４７分のシリアルデータの各データバッファの読み込
み動作と、それに続く対応するスキャンラインへの電圧
パルス印加による発光動作とを時間内に行なうことが困
難になる。
そこで、全データ５４７分のデータバッファをもう１組
用意しておき、該当するスキャンラインへの電圧パルス
印加による発光動作を行なっている間に２次のスキャン
ラインのデータの読み込みを行なうことが考えられる。
用意しておき、該当するスキャンラインへの電圧パルス
印加による発光動作を行なっている間に２次のスキャン
ラインのデータの読み込みを行なうことが考えられる。
すなわち、スキャンラインへの電圧パルスの印加とデー
タの読み込みとを別々の時間に行なうのではなく２重な
りを持たせて行なう。その動作タイミングの様子を第２
図に示す。
タの読み込みとを別々の時間に行なうのではなく２重な
りを持たせて行なう。その動作タイミングの様子を第２
図に示す。
ここで、データラインの各バンファへのデータの読み込
みは第２図（ａ）に示すようなりロック信号によって行
ない、スキャンラインへの電圧は第２図（ｂ）に示すよ
うに負電圧（−■８ポルト）を印加する。そして上記動
作によれば、第２図（ａｌ、 （ｂｌに示すようにクロ
ック信号によってデータを転送している間にスキャンラ
インへの電圧−ｖｓボルトが印加される。このような場
合、スキャンラインへの電圧−ｖｓボルトは高電圧（−
１５０から−１８０ボルト程度）のパルスを印加する必
要がある。
みは第２図（ａ）に示すようなりロック信号によって行
ない、スキャンラインへの電圧は第２図（ｂ）に示すよ
うに負電圧（−■８ポルト）を印加する。そして上記動
作によれば、第２図（ａｌ、 （ｂｌに示すようにクロ
ック信号によってデータを転送している間にスキャンラ
インへの電圧−ｖｓボルトが印加される。このような場
合、スキャンラインへの電圧−ｖｓボルトは高電圧（−
１５０から−１８０ボルト程度）のパルスを印加する必
要がある。
このような高圧パルスの発生回路の従来例を第３図に示
す。第３図において、高圧パルスが発生していない時は
、スイッチＳＷ３のみが開いて対応するスキャンライン
へ印加される電圧はＯボルトである。その後、スイッチ
ＳＷｚが閉じてスイッチＳＷ２のみが開くことによって
、対応するスキャンラインへは第２図に示すような一■
３ボルトの高圧パルスが印加される。なお、スイッチＳ
Ｗ＋は１画面のスキャン後に表示パネルに残った。負の
電荷を除く （リフレッシュ）するためのものである。
す。第３図において、高圧パルスが発生していない時は
、スイッチＳＷ３のみが開いて対応するスキャンライン
へ印加される電圧はＯボルトである。その後、スイッチ
ＳＷｚが閉じてスイッチＳＷ２のみが開くことによって
、対応するスキャンラインへは第２図に示すような一■
３ボルトの高圧パルスが印加される。なお、スイッチＳ
Ｗ＋は１画面のスキャン後に表示パネルに残った。負の
電荷を除く （リフレッシュ）するためのものである。
上記のような高圧パルス発生回路を用いて各スキャンラ
インへの電圧印加を行う場合、スキャンライン上の各マ
トリクス部分は容量であると考えることができるため横
方向のデータラインの本数が増加すると上記容量が増加
し各スキャンラインへ高圧パルスを印加した瞬間すなわ
ち第２図１ｂ）の実線に示すように高圧パルスがＯボル
トから−Ｖ。
インへの電圧印加を行う場合、スキャンライン上の各マ
トリクス部分は容量であると考えることができるため横
方向のデータラインの本数が増加すると上記容量が増加
し各スキャンラインへ高圧パルスを印加した瞬間すなわ
ち第２図１ｂ）の実線に示すように高圧パルスがＯボル
トから−Ｖ。
ボルトへ立上がる（立下がる）瞬間に大きな電流が流れ
る。
る。
これによってアースラインを介して第２図（ａ）に示し
たデータ読み込みのためのクロック信号に乱れを生じて
しまい、データラインへのデータの読み込みが正常に行
なわれなくなってしまうという問題点を有していた。
たデータ読み込みのためのクロック信号に乱れを生じて
しまい、データラインへのデータの読み込みが正常に行
なわれなくなってしまうという問題点を有していた。
本発明は上記問題点を解決するために、高圧パルス発生
回路の出力インピーダンスを高め高圧パルスの立上がり
時間を長くすることによって、データ読み込みのための
クロック信号への影響を取り除くことのできるマトリク
ス表示装置の駆動回路を提供することを目的する。
回路の出力インピーダンスを高め高圧パルスの立上がり
時間を長くすることによって、データ読み込みのための
クロック信号への影響を取り除くことのできるマトリク
ス表示装置の駆動回路を提供することを目的する。
本発明は上記問題点を除くために、複数のデータライン
と複数のスキャンラインとが格子状に交差することによ
り形成されるマトリクス電極を備えた表示手段を有する
表示装置に対して前記複数のスキャンラインのうち一を
選択する選択手段と該選択手段によって選択されたスキ
ャンラインに対してスキャンパルス電圧を発生、供給す
るスキャンパルス発生手段を有し、該スキャンパルス発
生手段の出力インピーダンスは高く設定されることを特
徴とするマトリクス表示装置の駆動回路を提供するもの
である。
と複数のスキャンラインとが格子状に交差することによ
り形成されるマトリクス電極を備えた表示手段を有する
表示装置に対して前記複数のスキャンラインのうち一を
選択する選択手段と該選択手段によって選択されたスキ
ャンラインに対してスキャンパルス電圧を発生、供給す
るスキャンパルス発生手段を有し、該スキャンパルス発
生手段の出力インピーダンスは高く設定されることを特
徴とするマトリクス表示装置の駆動回路を提供するもの
である。
上記手段によって、前記スキャンパルス発生手段から前
記選択手段によって選択されたキャンラインに対してス
キャンパルス電圧を供給し、前記表示手段を動作させた
場合、前記スキャンパルス発生手段の出力インピーダン
スは高く設定されているため、前記スキャンパルス電圧
が急激に立ち上がることが回避され、それによってアー
スラインを通してデータ読み込みクロックなどに乱れを
生じせしめることを避けることが可能となる。
記選択手段によって選択されたキャンラインに対してス
キャンパルス電圧を供給し、前記表示手段を動作させた
場合、前記スキャンパルス発生手段の出力インピーダン
スは高く設定されているため、前記スキャンパルス電圧
が急激に立ち上がることが回避され、それによってアー
スラインを通してデータ読み込みクロックなどに乱れを
生じせしめることを避けることが可能となる。
以下１本発明の実施例につき詳細に説明を行なう。
第１図は本発明によるマトリクス表示装置とその駆動装
置の全体的な構成図である。第１図において、ＥＬパネ
ル１はｎ本のデータラインＤ１゜Ｄ２・・・・、Ｄｎと
ｍ本のスキャンラインＳＬ。
置の全体的な構成図である。第１図において、ＥＬパネ
ル１はｎ本のデータラインＤ１゜Ｄ２・・・・、Ｄｎと
ｍ本のスキャンラインＳＬ。
Ｓ２・・・、Ｓｍとが交差する格子（マトリクス）部分
の集合によって構成され、各格子部分は同図に示すよう
に容量Ｃとみなすことができ、各データライン及びスキ
ャンラインを介して一定電圧以上の電位差が印加される
ことによって該マトリクス部分の発光が行なわれる。デ
ータラインＤＩ。
の集合によって構成され、各格子部分は同図に示すよう
に容量Ｃとみなすことができ、各データライン及びスキ
ャンラインを介して一定電圧以上の電位差が印加される
ことによって該マトリクス部分の発光が行なわれる。デ
ータラインＤＩ。
Ｄ２． ・・・、Ｄｎは各々データドライバ５１゜５
２、・・・＋５ｎに接続され、各々制御入力ライン４１
．４２． ・・・＋４ｎを介して入力されるディジタ
ル信号値“０”又は“１”によって信号線９からのアー
スレベル又は信号線８からの電圧レベル＋ｖｏが上記各
データラインに印加される。なお、信号線８にはアース
レベルとの間にキャパシタ１０が挿入される。制御人力
ライン４１゜４２、・・・＋４ｎは各々ラッチ４に接続
され。
２、・・・＋５ｎに接続され、各々制御入力ライン４１
．４２． ・・・＋４ｎを介して入力されるディジタ
ル信号値“０”又は“１”によって信号線９からのアー
スレベル又は信号線８からの電圧レベル＋ｖｏが上記各
データラインに印加される。なお、信号線８にはアース
レベルとの間にキャパシタ１０が挿入される。制御人力
ライン４１゜４２、・・・＋４ｎは各々ラッチ４に接続
され。
ラッチ４への各入力はシフトレジスタ３に接続される。
シフトレジスタ３には制御入力線３２を介してデータ入
力クロックＤ−ＣＬＫが入力し、該クロックに同期して
、データ入力線３１を介してシリアルデータＤＡＴＡが
入力する。
力クロックＤ−ＣＬＫが入力し、該クロックに同期して
、データ入力線３１を介してシリアルデータＤＡＴＡが
入力する。
一方、スキャンラインＳ１．３２． ・・・・。
Ｓｍは各々スキャンドライバ６１．６２． ・・・。
６ｍに接続され、各々制御入力ライン？１，７２゜・・
・・、７ｍを介して入力されるディジタル信号値″０”
又は１”によって信号線２５からの電圧レベル信号が各
スキャンラインのうちの１ラインに印加される。
・・、７ｍを介して入力されるディジタル信号値″０”
又は１”によって信号線２５からの電圧レベル信号が各
スキャンラインのうちの１ラインに印加される。
また、信号線２５は高圧パルス発生回路２（スキャンパ
ルス発生手段）内のスイッチ回路ＳＷＩ及びＳＷ３の第
１の入力端子に接続されると共に抵抗２１を介してスイ
ッチ回路ＳＷ２の第１の入力端子に接続される。スイッ
チ回路Ｓ Ｗ ＋の第２の入力端子には正電圧＋Ｖ８ボ
ルトが印加され。
ルス発生手段）内のスイッチ回路ＳＷＩ及びＳＷ３の第
１の入力端子に接続されると共に抵抗２１を介してスイ
ッチ回路ＳＷ２の第１の入力端子に接続される。スイッ
チ回路Ｓ Ｗ ＋の第２の入力端子には正電圧＋Ｖ８ボ
ルトが印加され。
同じ＜ＳＷ２の第２の入力端子には負電圧−ｖｓボルト
が印加され、同じ＜ＳＷ３の第２の入力端子にはアース
レベル（Ｏポルト）が印加される。
が印加され、同じ＜ＳＷ３の第２の入力端子にはアース
レベル（Ｏポルト）が印加される。
以上のような構成の回路において、まず、データドライ
バ５１，５２． ・・・・、５ｎを制御するデータ信
、号ＤＡＴＡは制御入力線３２を介して入力するデータ
人力クロックＤ−ＣＬＫによってデータ入力線３１より
シフトレジスタ３に順次取り込まれ、パラレルデータに
変換された後ラッチ４に転送され記憶される。データド
ライバ５１，５２゜・・・・、５ｎは上記ラッチ４から
の制御入力ライン４１□ ４２．・・・４ｎを介して入
力される上記記憶データ信号“Ｏ” （ローレベル）、
または、“１” （ハイレベル）によって信号線９から
（７）アースレベル又は信号線８からの電圧レベル＋Ｖ
ｏボルトが選択され、各データラインＤ１゜Ｄ２．
・・・・、Ｄｎに印加される。すなわち。
バ５１，５２． ・・・・、５ｎを制御するデータ信
、号ＤＡＴＡは制御入力線３２を介して入力するデータ
人力クロックＤ−ＣＬＫによってデータ入力線３１より
シフトレジスタ３に順次取り込まれ、パラレルデータに
変換された後ラッチ４に転送され記憶される。データド
ライバ５１，５２゜・・・・、５ｎは上記ラッチ４から
の制御入力ライン４１□ ４２．・・・４ｎを介して入
力される上記記憶データ信号“Ｏ” （ローレベル）、
または、“１” （ハイレベル）によって信号線９から
（７）アースレベル又は信号線８からの電圧レベル＋Ｖ
ｏボルトが選択され、各データラインＤ１゜Ｄ２．
・・・・、Ｄｎに印加される。すなわち。
ラッチ４に記憶されたデータ信号が“０”ならＯボルト
が、“１″なら＋■ｏボルトが対応するデータラインに
印加される。なお、キャパシタｌＯはスキャンラインに
電圧が印加された時、信号線８から各データラインに電
流が急激に流れることによって電圧＋ｖ０ボルトが変化
するのを防ぐためである。このような状態で例えばスキ
ャンドライバ６１が制御入力ライン７１から入力するス
キャン信号“１”によってオンとなり、信号線２５から
第２図（ｂ）に示すような−ｖｓボルト負電圧パルスが
入力し、スキャンラインＳ１が選択される。
が、“１″なら＋■ｏボルトが対応するデータラインに
印加される。なお、キャパシタｌＯはスキャンラインに
電圧が印加された時、信号線８から各データラインに電
流が急激に流れることによって電圧＋ｖ０ボルトが変化
するのを防ぐためである。このような状態で例えばスキ
ャンドライバ６１が制御入力ライン７１から入力するス
キャン信号“１”によってオンとなり、信号線２５から
第２図（ｂ）に示すような−ｖｓボルト負電圧パルスが
入力し、スキャンラインＳ１が選択される。
これにより、＋ｖ０ボルトが印加されているデータライ
ンと−Ｖ、ボルトが印加されているスキャンラインＳ１
の交差するマトリクス部分の電位差が一定電位差（■。
ンと−Ｖ、ボルトが印加されているスキャンラインＳ１
の交差するマトリクス部分の電位差が一定電位差（■。
＋ｖｓ）ボルトとなり、該マトリクス部分が発光する。
データラインに０ボルトが印加されているマトリクス部
分は電位差が上記一定電位差に満たないため発光しない
。このようにしてスキャンラインＳｌ上のマトリクス部
分に対する発光が行なわれる。
分は電位差が上記一定電位差に満たないため発光しない
。このようにしてスキャンラインＳｌ上のマトリクス部
分に対する発光が行なわれる。
この間に５次のスキャンラインＳ２上のマトリクス部分
に対応するデータラインに対するデータ信号ＤＡＴＡが
データ入力クロックＤ−ＣＬＫによってシフトレジスタ
３に順次取り込まれる。すなわち、第２図に示すように
現スキャンライン上のマトリクス部分の発光のための信
号線２５からの負電圧パルス発生と、データ入力クロッ
クＤ−ＣＬＫの動作による次スキャンライン上のマトリ
クス部分の発光のためのデータ入力動作は重なることに
なる。
に対応するデータラインに対するデータ信号ＤＡＴＡが
データ入力クロックＤ−ＣＬＫによってシフトレジスタ
３に順次取り込まれる。すなわち、第２図に示すように
現スキャンライン上のマトリクス部分の発光のための信
号線２５からの負電圧パルス発生と、データ入力クロッ
クＤ−ＣＬＫの動作による次スキャンライン上のマトリ
クス部分の発光のためのデータ入力動作は重なることに
なる。
以上の動作を各制御入力ライン７２．・・・。
７ｍを介してドライバ６２．・・・、６ｍを制御しなが
ら各スキャンライン毎に高速に順次繰り返すことによっ
て画面表示を行なう。なお、電位差（ｖ０＋ｖｓ）ボル
トは２１０〜２４０ボルト程度になるように設定される
。さらに＋ｖ０は約６０ボルトである。
ら各スキャンライン毎に高速に順次繰り返すことによっ
て画面表示を行なう。なお、電位差（ｖ０＋ｖｓ）ボル
トは２１０〜２４０ボルト程度になるように設定される
。さらに＋ｖ０は約６０ボルトである。
次に、高圧パルス発生回路２の動作について説明する。
まず、第２回申）に示すように負電圧パルスが発生しな
い部分では、スイッチ回路Ｓ Ｗ ＋ 。
い部分では、スイッチ回路Ｓ Ｗ ＋ 。
及びＳＷ２は閉じスイッチ回路ＳＷ３が開いて信号線２
５にはアースレベル０ボルトが印加される。
５にはアースレベル０ボルトが印加される。
次に、第２図（ｂ）の立上がり部分Ａにおいて、スイッ
チＳＶ／＋とＳＷ３が閉じスイッチＳＷ２が開くことに
よって負電圧−ｖｓボルトが信号線２５に印加される。
チＳＶ／＋とＳＷ３が閉じスイッチＳＷ２が開くことに
よって負電圧−ｖｓボルトが信号線２５に印加される。
この時、抵抗２１がスイッチ回路ＳＷ２に直列に挿入さ
れているためＥＬパネルへの各マトリクス部分の容量Ｃ
の抵抗２１との時定数によってパルスの立上がりは第２
図（ｂ）の破線に示すようにわずかになまったものとな
る。これによって、信号線２５が接続される各スキャン
ラインからＥＬパネル１上の容量Ｃ及び、データドライ
バ５１．５２・・・、５ｎを介して信号線９からアース
、又は信号線８．キャパシタ１０からアースへ急激に電
流が流れることを防いでいる。従って、従来例のように
第２図（ｂ）の実線で示したパルスの急激な立上がりに
よるデータ人力クロックＤ−ＣＬＫの乱れを防ぐことが
できシフトレジスタ３に入力されるシリアルデータＤＡ
ＴＡにエラーが起こることがなくなる。この場合、第２
図（ｂｌの破線のパルスのなまり方があまり大きいとＥ
Ｌパネル１の発光特性に逆に悪影響を及ぼすが１本実施
例の場合抵抗２１の値は１０〜５０オ一ム程度であり、
第２回申）の負電圧パルス幅Ｔ叫３０ｐａ（マイクロセ
カンド）に対して、なまりによる時間幅ＴＲ−４５μ３
程度になるように設定される。この程度のなまりならば
、上記発光特性に、悪影響を及ぼさず、かつ本発明の目
的を十分に達成することが可能である。また、上記負電
圧パルスの立下がり部分Ｂ（第２図（ｂ））は急激であ
ってもデータ入力クロックＤ−ＣＬＫを乱すことはない
ということが実験的にわかっている。なお、スイッチ回
路Ｓ Ｗ ＋は、ＥＬパネル１のスキャン動作が１画面
（スキャンライン８１〜Ｓｍまで）分終了した後にオン
となり、同時にスキャンドライバ６１〜６ｍをすべてオ
ンとすることによって正電圧＋ｖ８ボルトをＥＬパネル
１上の各容量Ｃに印加しリフレッシュする働きをする。
れているためＥＬパネルへの各マトリクス部分の容量Ｃ
の抵抗２１との時定数によってパルスの立上がりは第２
図（ｂ）の破線に示すようにわずかになまったものとな
る。これによって、信号線２５が接続される各スキャン
ラインからＥＬパネル１上の容量Ｃ及び、データドライ
バ５１．５２・・・、５ｎを介して信号線９からアース
、又は信号線８．キャパシタ１０からアースへ急激に電
流が流れることを防いでいる。従って、従来例のように
第２図（ｂ）の実線で示したパルスの急激な立上がりに
よるデータ人力クロックＤ−ＣＬＫの乱れを防ぐことが
できシフトレジスタ３に入力されるシリアルデータＤＡ
ＴＡにエラーが起こることがなくなる。この場合、第２
図（ｂｌの破線のパルスのなまり方があまり大きいとＥ
Ｌパネル１の発光特性に逆に悪影響を及ぼすが１本実施
例の場合抵抗２１の値は１０〜５０オ一ム程度であり、
第２回申）の負電圧パルス幅Ｔ叫３０ｐａ（マイクロセ
カンド）に対して、なまりによる時間幅ＴＲ−４５μ３
程度になるように設定される。この程度のなまりならば
、上記発光特性に、悪影響を及ぼさず、かつ本発明の目
的を十分に達成することが可能である。また、上記負電
圧パルスの立下がり部分Ｂ（第２図（ｂ））は急激であ
ってもデータ入力クロックＤ−ＣＬＫを乱すことはない
ということが実験的にわかっている。なお、スイッチ回
路Ｓ Ｗ ＋は、ＥＬパネル１のスキャン動作が１画面
（スキャンライン８１〜Ｓｍまで）分終了した後にオン
となり、同時にスキャンドライバ６１〜６ｍをすべてオ
ンとすることによって正電圧＋ｖ８ボルトをＥＬパネル
１上の各容量Ｃに印加しリフレッシュする働きをする。
以上、第１図に示した本発明の一実施例によればスイッ
チ回路ＳＷ２に直列に抵抗を接続するだけでデータ入力
クロックへの悪影響（ノイズの発生）を抑制することが
できる。
チ回路ＳＷ２に直列に抵抗を接続するだけでデータ入力
クロックへの悪影響（ノイズの発生）を抑制することが
できる。
また１本発明の他の実施例として電源のスイッチ回路と
直列に抵抗を挿入するのではなく、スイッチ回路自体に
オン抵抗の高い素子を用いることにより、同様の効果を
得ることが可能である。
直列に抵抗を挿入するのではなく、スイッチ回路自体に
オン抵抗の高い素子を用いることにより、同様の効果を
得ることが可能である。
本発明によれば、マトリクス表示装置の駆動回路におい
て、スキャンパルス発生手段の出力インピーダンス（抵
抗）を高めることによって、パルス電圧の急激な立上が
りを抑制し、ノイズの発生を除くことができる。
て、スキャンパルス発生手段の出力インピーダンス（抵
抗）を高めることによって、パルス電圧の急激な立上が
りを抑制し、ノイズの発生を除くことができる。
第１図は本発明によるマトリクス表示装置とその駆動回
路の全体的な構成図。 第２図はデータ人力クロックとスキャンパルスの関係の
説明図。 第３図は従来の高圧パルス発生回路の構成図である。 ２・・・高圧パルス発生回路。 ２１・・・抵抗。 ＳＷＩ、ＳＷ２．ＳＷ３・・・スイッチ回路。 Ｄ−ＣＬＫ・・・データ入力クロ・７り。
路の全体的な構成図。 第２図はデータ人力クロックとスキャンパルスの関係の
説明図。 第３図は従来の高圧パルス発生回路の構成図である。 ２・・・高圧パルス発生回路。 ２１・・・抵抗。 ＳＷＩ、ＳＷ２．ＳＷ３・・・スイッチ回路。 Ｄ−ＣＬＫ・・・データ入力クロ・７り。
Claims (3)
- （１）複数のデータラインと複数のスキャンラインとが
格子状に交差することにより形成されるマトリクス電極
を備えた表示手段を有する表示装置に対して前記複数の
スキャンラインのうち一を選択する選択手段と、該選択
手段によって選択されたスキャンラインに対してスキャ
ンパルス電圧を発生、供給するスキャンパルス発生手段
を有し、該スキャンパルス発生手段の出力インピーダン
スは高く設定されることを特徴とするマトリクス表示装
置の駆動回路。 - （２）前記スキャンパルス発生手段は、パルス電圧供給
手段と該パルス電圧供給手段へ接続されるスイッチ手段
と、第１の端子が該スイッチ手段と接続される抵抗素子
とによって構成され、該抵抗素子の第２の端子は前記選
択手段に接続されることを特徴とする特許請求の範囲第
１項記載のマトリクス表示装置の駆動回路。 - （３）前記抵抗素子は１０オーム以上５０オーム以下の
抵抗値を有することを特徴とする特許請求の範囲第２項
記載のマトリクス表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039100A JP2656465B2 (ja) | 1985-02-28 | 1985-02-28 | マトリクス表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039100A JP2656465B2 (ja) | 1985-02-28 | 1985-02-28 | マトリクス表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198289A true JPS61198289A (ja) | 1986-09-02 |
| JP2656465B2 JP2656465B2 (ja) | 1997-09-24 |
Family
ID=12543654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039100A Expired - Lifetime JP2656465B2 (ja) | 1985-02-28 | 1985-02-28 | マトリクス表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656465B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249895A (ja) * | 1987-04-07 | 1988-10-17 | シャープ株式会社 | Ｅｌデイスプレイの駆動回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350697A (en) * | 1976-10-19 | 1978-05-09 | Sanyo Electric Co Ltd | Noise generation preventing circuit |
-
1985
- 1985-02-28 JP JP60039100A patent/JP2656465B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350697A (en) * | 1976-10-19 | 1978-05-09 | Sanyo Electric Co Ltd | Noise generation preventing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249895A (ja) * | 1987-04-07 | 1988-10-17 | シャープ株式会社 | Ｅｌデイスプレイの駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2656465B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242244B1 (ko) | 스캐닝 회로 | |
| US7432905B2 (en) | Driver circuit for display device | |
| US5248963A (en) | Method and circuit for erasing a liquid crystal display | |
| US5313222A (en) | Select driver circuit for an LCD display | |
| US20070024569A1 (en) | Peripheral driver circuit of liquid crystal electro-optical device | |
| JPH06313876A (ja) | 液晶表示装置の駆動方法 | |
| US7430268B2 (en) | Dynamic shift register with built-in disable circuit | |
| US6587089B1 (en) | LCD panel and LCD device equipped therewith | |
| EP0364590A1 (en) | Method of erasing liquid crystal display and an erasing circuit | |
| JP2675060B2 (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| JP2685609B2 (ja) | 表示装置の駆動回路 | |
| US6496173B1 (en) | RLCD transconductance sample and hold column buffer | |
| US20050012762A1 (en) | Image display apparatus having gradation potential generating circuit | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP2005017485A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JPS61198289A (ja) | マトリクス表示装置の駆動回路 | |
| JP3879275B2 (ja) | マトリクス型表示装置 | |
| JPS6086595A (ja) | Ｅｌパネル駆動装置 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| TW200523865A (en) | Display device and driving method thereof | |
| JPH07225567A (ja) | アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置 | |
| KR20050038648A (ko) | 액티브 매트릭스 디스플레이 구동 | |
| JP3253331B2 (ja) | 画像表示装置 | |
| JP2965822B2 (ja) | 電源回路 | |
| JPH0513320B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |