JPS61195068U - - Google Patents
Info
- Publication number
- JPS61195068U JPS61195068U JP7953485U JP7953485U JPS61195068U JP S61195068 U JPS61195068 U JP S61195068U JP 7953485 U JP7953485 U JP 7953485U JP 7953485 U JP7953485 U JP 7953485U JP S61195068 U JPS61195068 U JP S61195068U
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- tips
- semiconductor device
- different shapes
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第1図は本考案の一実施例を示す平面図、第2
図は従来例の平面図である。 1……半導体素子収納部、2……ゲート1リー
ド端子、3……ゲート2リード端子、4……ドレ
インリード端子、5……ソースリード端子。
図は従来例の平面図である。 1……半導体素子収納部、2……ゲート1リー
ド端子、3……ゲート2リード端子、4……ドレ
インリード端子、5……ソースリード端子。
Claims (1)
- フラツト形容器で封止されたデユアルゲート形
半導体装置において、2個のゲート端子の先端形
状が各々異なる形状を有し、かつソースリード端
子、ドレインリード端子の先端形状とも異る形状
をしていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7953485U JPS61195068U (ja) | 1985-05-28 | 1985-05-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7953485U JPS61195068U (ja) | 1985-05-28 | 1985-05-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61195068U true JPS61195068U (ja) | 1986-12-04 |
Family
ID=30624540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7953485U Pending JPS61195068U (ja) | 1985-05-28 | 1985-05-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61195068U (ja) |
-
1985
- 1985-05-28 JP JP7953485U patent/JPS61195068U/ja active Pending