JPS61194835A - 酸化膜の膜厚制御方法 - Google Patents
酸化膜の膜厚制御方法Info
- Publication number
- JPS61194835A JPS61194835A JP3547385A JP3547385A JPS61194835A JP S61194835 A JPS61194835 A JP S61194835A JP 3547385 A JP3547385 A JP 3547385A JP 3547385 A JP3547385 A JP 3547385A JP S61194835 A JPS61194835 A JP S61194835A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- oxide film
- gas
- inert gas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 239000011261 inert gas Substances 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 21
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 230000010287 polarization Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 19
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高精度の膜厚制御が可能な膜厚制御装置の構成
に関する。
に関する。
多量の情報を高速に処理する情報処理装置は益々改良が
遣んでおり、この主構成部品である半導体装置は単位素
子の小形化と大容量化が行われ、ＶＬＳＩが実用化され
ている。
遣んでおり、この主構成部品である半導体装置は単位素
子の小形化と大容量化が行われ、ＶＬＳＩが実用化され
ている。
ここでＶＬＳＩ製品のうち記憶素子は最も多く用いられ
ているが、この場合にこれを形成する各ＶＬＳＩの単位
素子が近似した特性を具備していることが必要である。
ているが、この場合にこれを形成する各ＶＬＳＩの単位
素子が近似した特性を具備していることが必要である。
すなわち各単位素子の特性およびＬＳＩ相互間に互って
標準偏差が少ないことが必要で、そのためには半導体基
板上に形成される誘電体層の膜厚制御が精度よく行われ
ていることが必要である。
標準偏差が少ないことが必要で、そのためには半導体基
板上に形成される誘電体層の膜厚制御が精度よく行われ
ていることが必要である。
例えば第４図はダイナミック・ランダムアクセスメモリ
（略称０−ＲＡＭ）の断面構造（Ａ）と、この等価回路
（Ｂ）を示しており、例えばＰ形のシリコン（Ｓｉ）半
導体基板（以下略して基板）１の上に厚さ数百人の二酸
化硅素（ＳｉＯ２）の絶縁層を熱処理により作り、この
Ｓｉ０２層２を窓開けし、不鈍物イオンの注入或いは拡
散を行ってソース領域３およびドレイン領域４を形成す
ると共にＳｉ０２層２の上にポリＳｉ層を形成し、これ
をホトエツチングして電界効果トランジスタ（略称Ｆｌ
ｌ！Ｔ）のゲート電極５とキャパシタの電極６とを形成
する。
（略称０−ＲＡＭ）の断面構造（Ａ）と、この等価回路
（Ｂ）を示しており、例えばＰ形のシリコン（Ｓｉ）半
導体基板（以下略して基板）１の上に厚さ数百人の二酸
化硅素（ＳｉＯ２）の絶縁層を熱処理により作り、この
Ｓｉ０２層２を窓開けし、不鈍物イオンの注入或いは拡
散を行ってソース領域３およびドレイン領域４を形成す
ると共にＳｉ０２層２の上にポリＳｉ層を形成し、これ
をホトエツチングして電界効果トランジスタ（略称Ｆｌ
ｌ！Ｔ）のゲート電極５とキャパシタの電極６とを形成
する。
次ぎにソース領域にオーミックな接合をするソース電極
７を形成することによりＤ−ＲＡＭの単位素子が形成さ
れる。
７を形成することによりＤ−ＲＡＭの単位素子が形成さ
れる。
ここでキャパシタ電極６が設けられている５ｉＯｚＮ２
の下には電圧の印加によって反転層８を生じ、そのため
同図（Ｂ）に示すようにＦＥＴ ９のドレインＭ域と回
路接続してＤ−ＲＡＭの単位素子が形成されている。
の下には電圧の印加によって反転層８を生じ、そのため
同図（Ｂ）に示すようにＦＥＴ ９のドレインＭ域と回
路接続してＤ−ＲＡＭの単位素子が形成されている。
ここでＤ−ＲＡＭの特性を均一化するためにはキャパシ
タ１０の静電容量を一定値に確保することが必要で、そ
のためにはＳｉＯｚ層２の膜厚を正確に調整することが
必要である。
タ１０の静電容量を一定値に確保することが必要で、そ
のためにはＳｉＯｚ層２の膜厚を正確に調整することが
必要である。
本発明は高精度の膜厚制御が可能な熱処理炉の構成とそ
れを用いた酸化膜厚の制御方法に関するものである。
れを用いた酸化膜厚の制御方法に関するものである。
基板上に一定の厚さの酸化膜を形成する方法として従来
は熱処理温度を一定とし、酸化時間を変えて熱処理して
各段階における酸化膜厚を予め測定しておき、このグラ
フから生成される膜厚を推定していた。
は熱処理温度を一定とし、酸化時間を変えて熱処理して
各段階における酸化膜厚を予め測定しておき、このグラ
フから生成される膜厚を推定していた。
第２図はＳｔ基板を１０００℃の酸素（０２）雰囲気中
に置いた場合の処理時間に対する酸化膜厚の変化を示す
ものである。
に置いた場合の処理時間に対する酸化膜厚の変化を示す
ものである。
従来はこの方法により基板上に所定の膜厚をもつ酸化物
を形成していたが同一の熱処理条件を再現することは困
難なことから、ロフト毎に膜厚が異なり、標準偏差の少
ないＶＬＳＩ素子を製造することが困難で、この対策が
望まれていた。
を形成していたが同一の熱処理条件を再現することは困
難なことから、ロフト毎に膜厚が異なり、標準偏差の少
ないＶＬＳＩ素子を製造することが困難で、この対策が
望まれていた。
以上説明したようにＬＳＩ、ＶＬＳＩなどの集積回路特
にＤ−ＲＡＭのように基板上に形成した酸化膜の厚さが
素子の特性に影響する場合、均一な特性を維持するため
には酸化膜厚を正確に調節することが必要であり、これ
が行える装置構成と制御方法とが望まれていた。
にＤ−ＲＡＭのように基板上に形成した酸化膜の厚さが
素子の特性に影響する場合、均一な特性を維持するため
には酸化膜厚を正確に調節することが必要であり、これ
が行える装置構成と制御方法とが望まれていた。
上記の問題は被処理基板を定温に保った炉中に置き、該
基板上に所定の膜厚の酸化被膜を成長させる横形反応管
が、酸素ガスと不活性ガスの導入口を備えた入口部とバ
スケットに載置した複数の基板を設置した加熱部と、該
基板にレーザ光を投射および反射する一対のミラーを備
えた測定部と、ガスの流出口とレーザ光の入射口および
出射口およびミラーへのガス供給管を備えた出口部とを
備えて形成されており、該反応管の入射口より入射した
円偏光のレーザ光をミラーで反射して前記基板に投射し
、楕円偏光の偏光度から膜厚を求め、所定の膜厚に達す
ると加熱部の雰囲気を不活性ガスに切り換えて降温処理
させることを特徴とする酸化膜の膜厚制御方法により解
決することができる。
基板上に所定の膜厚の酸化被膜を成長させる横形反応管
が、酸素ガスと不活性ガスの導入口を備えた入口部とバ
スケットに載置した複数の基板を設置した加熱部と、該
基板にレーザ光を投射および反射する一対のミラーを備
えた測定部と、ガスの流出口とレーザ光の入射口および
出射口およびミラーへのガス供給管を備えた出口部とを
備えて形成されており、該反応管の入射口より入射した
円偏光のレーザ光をミラーで反射して前記基板に投射し
、楕円偏光の偏光度から膜厚を求め、所定の膜厚に達す
ると加熱部の雰囲気を不活性ガスに切り換えて降温処理
させることを特徴とする酸化膜の膜厚制御方法により解
決することができる。
本発明は熱処理を行う横型反応管の中にミラーを設け、
熱処理により酸化膜が成長する過程でエリプソメータを
用いて膜厚の測定を行い、所定の膜厚に達したのち反応
管内の雰囲気を切り換えて降温させることにより正確な
膜厚制御を行うものである。
熱処理により酸化膜が成長する過程でエリプソメータを
用いて膜厚の測定を行い、所定の膜厚に達したのち反応
管内の雰囲気を切り換えて降温させることにより正確な
膜厚制御を行うものである。
第１図は本発明を実施する電気炉の平面図、また第３図
は酸化膜の膜厚を測定するエリプソメータの構成を示す
ブロック図である。
は酸化膜の膜厚を測定するエリプソメータの構成を示す
ブロック図である。
すなわち熱処理装置１１はヒータ１２を備えた横形反応
管から構成されており、この反応管は０□ガス導入口１
３と不活性ガス導入口１４とを備えた入口部１５と石英
製のバスケットに順次挿入し載置した被処理基板（この
場合はＳｉウェハ）１６を位置決めする加熱室１７と被
処理基Ｆｉ、１６の膜厚を測定するレーザ光を反射させ
るミラー１８を備えた測定部１９とレーザ光の入射口２
０とガス流出口２１とレーザ光の出射光口２２とガス供
給管２３を備えた出口部２４とから形成されている。
管から構成されており、この反応管は０□ガス導入口１
３と不活性ガス導入口１４とを備えた入口部１５と石英
製のバスケットに順次挿入し載置した被処理基板（この
場合はＳｉウェハ）１６を位置決めする加熱室１７と被
処理基Ｆｉ、１６の膜厚を測定するレーザ光を反射させ
るミラー１８を備えた測定部１９とレーザ光の入射口２
０とガス流出口２１とレーザ光の出射光口２２とガス供
給管２３を備えた出口部２４とから形成されている。
そしてレーザ光の入射口２ｏから円偏光を投射し、ミラ
ー１８で反射させて被処理基板１６に当て、楕円偏光と
なった反射光をミラー１８でレーザ光の出射口２２より
取り出し、この楕円偏光を円偏光と比較して位相のずれ
と振幅の比から酸化膜厚を算出する。
ー１８で反射させて被処理基板１６に当て、楕円偏光と
なった反射光をミラー１８でレーザ光の出射口２２より
取り出し、この楕円偏光を円偏光と比較して位相のずれ
と振幅の比から酸化膜厚を算出する。
第３図はこのようにして楕円偏光の偏光度より膜厚を求
めるエリプソメータの構成光学系を示すもので、例えば
ヘリウム・ネオン（Ｈｅ−Ｎｅ） レーザ（波長６３
２８人）光源２５からの光を偏光子２６を通して直線偏
光にした後、複屈折板２７を通して円偏光とし、ミラー
１８で反射させて試料２８に投射させる。
めるエリプソメータの構成光学系を示すもので、例えば
ヘリウム・ネオン（Ｈｅ−Ｎｅ） レーザ（波長６３
２８人）光源２５からの光を偏光子２６を通して直線偏
光にした後、複屈折板２７を通して円偏光とし、ミラー
１８で反射させて試料２８に投射させる。
試料２８の基板面と酸化膜面での反射光の合成によって
楕円偏光となった反射光はミラー１８で反射した後、グ
ラン・トンプソンプリズムからなる検光子２９に入り、
ホトダイオードなとからなる光電素子３０によって光電
変換され、増幅した後に検出器３１によって検出されよ
うになっている。
楕円偏光となった反射光はミラー１８で反射した後、グ
ラン・トンプソンプリズムからなる検光子２９に入り、
ホトダイオードなとからなる光電素子３０によって光電
変換され、増幅した後に検出器３１によって検出されよ
うになっている。
次に本発明に係る熱処理装置のを用いてＳｉウェハ上に
所定の膜厚の酸化膜を形成する方法を述べると次のよう
になる。
所定の膜厚の酸化膜を形成する方法を述べると次のよう
になる。
石英バスケットに順序よ（Ｓｉウェハを挿入した後、固
定治具で固定されている入口部１５を開け、ソフトロー
ディングなど適当な方法で熱処理装置ｌｌ内の規定位置
にバスケットを装着する。
定治具で固定されている入口部１５を開け、ソフトロー
ディングなど適当な方法で熱処理装置ｌｌ内の規定位置
にバスケットを装着する。
この場合、先頭部のウェハにはレーザ光が正しく投射さ
れ、出口部２４に設けであるレーザ光の出射口２２を通
って出射するよう位置決めすることが必要である。
れ、出口部２４に設けであるレーザ光の出射口２２を通
って出射するよう位置決めすることが必要である。
Ｓｉウェハ装着後は人口部１５を閉じ、０２ガス導入口
１３より０２ガスを装置内に導入すると共にガス供給管
２３よりＮ２或いはＡｒなどの不活性ガスをミラー１８
に流すと共にヒータ１２に通電し、ウェハを所定の温度
に加熱する。
１３より０２ガスを装置内に導入すると共にガス供給管
２３よりＮ２或いはＡｒなどの不活性ガスをミラー１８
に流すと共にヒータ１２に通電し、ウェハを所定の温度
に加熱する。
ここでガス供給管２３からの不活性ガスの導入はモリブ
デン（ＭＯ）製のミラー１８の酸化を防ぐためである。
デン（ＭＯ）製のミラー１８の酸化を防ぐためである。
ここで０２ガスおよび不活性ガスは出口部２４のガス流
出口２１およびレーザ光の入射口２０と出射口２２から
流出している。
出口２１およびレーザ光の入射口２０と出射口２２から
流出している。
このようにして熱処理してウェハの酸化を続け、予め作
られている第２図に示すような特性図から所定の酸化時
間に近づくとレーザ光を照射して膜厚の測定を行い、所
定の膜厚に達すると入口部１５のガスを切り換えて不活
性ガス導入口１４からＮ２などの不活性ガスを導入する
と共にヒータ１２を切り、温度を下げてバスケットを取
り出す。
られている第２図に示すような特性図から所定の酸化時
間に近づくとレーザ光を照射して膜厚の測定を行い、所
定の膜厚に達すると入口部１５のガスを切り換えて不活
性ガス導入口１４からＮ２などの不活性ガスを導入する
と共にヒータ１２を切り、温度を下げてバスケットを取
り出す。
このようにすることによってＳｉウェハ上に所定の膜厚
の酸化膜を作ることができる。
の酸化膜を作ることができる。
以上記したように本発明はエリプソメータを用いて膜厚
の測定を行いながら被処理基板の熱処理を行うもので本
発明の実施により標準偏差の少ない膜厚形成が可能にな
る。
の測定を行いながら被処理基板の熱処理を行うもので本
発明の実施により標準偏差の少ない膜厚形成が可能にな
る。
第１図は本発明に係る熱処理装置の平面図、第２図は酸
化膜厚と熱処理時間との関係図、第３図はエリプソメー
タの光学系の構成図、第４図はＤ−ＲＡＭの説明図で（
Ａ）は単位素子の断面図、 （Ｂ）はこの等価回路、 である。 図において １１は熱処理装置、 １２はヒータ、１３は０２ガ
ス導入口、 １４は不活性ガス導入口、１５は入口部、
１６は被処理基板、１７は加熱室、
１８はミラー、１９は測定部、 ２０は光の
入射口、２１はガス流出口、 ２２はレーザ光の出
射口、２３はガス供給管、 ２４は出口部、である
。 ＦＥＴ 卒４閾
化膜厚と熱処理時間との関係図、第３図はエリプソメー
タの光学系の構成図、第４図はＤ−ＲＡＭの説明図で（
Ａ）は単位素子の断面図、 （Ｂ）はこの等価回路、 である。 図において １１は熱処理装置、 １２はヒータ、１３は０２ガ
ス導入口、 １４は不活性ガス導入口、１５は入口部、
１６は被処理基板、１７は加熱室、
１８はミラー、１９は測定部、 ２０は光の
入射口、２１はガス流出口、 ２２はレーザ光の出
射口、２３はガス供給管、 ２４は出口部、である
。 ＦＥＴ 卒４閾
Claims (1)
- 被処理基板を定温に保った炉中に置き、該基板上に所
定の膜厚の酸化被膜を成長させる横形反応管が、酸素ガ
スと不活性ガスの導入口を備えた入口部とバスケットに
載置した複数の基板を設置した加熱部と、該基板にレー
ザ光を投射および反射する一対のミラーを備えた測定部
と、ガスの流出口とレーザ光の入射口および出射口およ
びミラーへのガス供給管を備えた出口部とを備えて形成
されており、該反応管の入射口より入射した円偏光のレ
ーザ光をミラーで反射して前記基板に投射し、楕円偏光
の偏光度から膜厚を求め、所定の膜厚に達すると加熱部
の雰囲気を不活性ガスに切り換えて降温処理させること
を特徴とする酸化膜の膜厚制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3547385A JPS61194835A (ja) | 1985-02-25 | 1985-02-25 | 酸化膜の膜厚制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3547385A JPS61194835A (ja) | 1985-02-25 | 1985-02-25 | 酸化膜の膜厚制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194835A true JPS61194835A (ja) | 1986-08-29 |
Family
ID=12442744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3547385A Pending JPS61194835A (ja) | 1985-02-25 | 1985-02-25 | 酸化膜の膜厚制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0339845A2 (en) * | 1988-04-29 | 1989-11-02 | Hughes Aircraft Company | System for automated real-time control of film deposition |
-
1985
- 1985-02-25 JP JP3547385A patent/JPS61194835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0339845A2 (en) * | 1988-04-29 | 1989-11-02 | Hughes Aircraft Company | System for automated real-time control of film deposition |
| EP0339845A3 (en) * | 1988-04-29 | 1990-08-22 | Hughes Aircraft Company | System for automated real-time control of film deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329685B2 (ja) | 計測装置および計測方法 | |
| US6642066B1 (en) | Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer | |
| US7078246B2 (en) | Optical processing apparatus and optical processing method | |
| JPH04328844A (ja) | 超薄膜ｓｏｉ基板の製造方法及び製造装置 | |
| US6519045B2 (en) | Method and apparatus for measuring very thin dielectric film thickness and creating a stable measurement environment | |
| JP3773355B2 (ja) | 半導体装置の製造装置 | |
| JPH0317373B2 (ja) | ||
| JPS61130834A (ja) | 光加熱装置における温度測定方法 | |
| JPS61194835A (ja) | 酸化膜の膜厚制御方法 | |
| JP3893868B2 (ja) | 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置 | |
| Aslam | Common origin for electron and hole traps in MOS devices | |
| US7169717B2 (en) | Method of producing a calibration wafer | |
| US6511921B1 (en) | Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate | |
| JPH11288894A (ja) | ランプアニール装置 | |
| JPH07201765A (ja) | 熱処理装置および熱処理方法 | |
| KR100304031B1 (ko) | 실리콘 가공물 처리 장치 | |
| JPS6245129A (ja) | 半導体装置の製造方法 | |
| JPH10321539A (ja) | 半導体製造方法および製造装置 | |
| JPH09213652A (ja) | レーザーアニール装置 | |
| JP2785551B2 (ja) | エキシマレーザ光照射による熱処理方法 | |
| Murali et al. | Effect of the dissolved oxygen concentration on the growth of thin oxide films on silicon | |
| JP2002198320A (ja) | 加熱処理装置、加熱処理方法および半導体装置の製造方法 | |
| JPH03283608A (ja) | 半導体基板 | |
| Iwauchi et al. | Characteristics of Silicon Silicon-Dioxide Structures Formed by DC Reactive Sputtering | |
| Zöllner et al. | RTP—Temperature monitoring by means of oxidation |