JPS61192560A - Dot control system - Google Patents

Dot control system

Info

Publication number
JPS61192560A
JPS61192560A JP3242685A JP3242685A JPS61192560A JP S61192560 A JPS61192560 A JP S61192560A JP 3242685 A JP3242685 A JP 3242685A JP 3242685 A JP3242685 A JP 3242685A JP S61192560 A JPS61192560 A JP S61192560A
Authority
JP
Japan
Prior art keywords
dot
timing
output
pitch
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3242685A
Other languages
Japanese (ja)
Other versions
JPH047909B2 (en
Inventor
Naoki Shikauchi
鹿内 直樹
Takuya Inoguchi
井野口 卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP3242685A priority Critical patent/JPS61192560A/en
Publication of JPS61192560A publication Critical patent/JPS61192560A/en
Publication of JPH047909B2 publication Critical patent/JPH047909B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To enable not only the superposition of a reference dot and a half dot but also sharp printing by performing enlargement and contraction in arbitrary magnification, by making the output timing half dot variable by two lines of printing heads arranged in a zigzag pattern CONSTITUTION:A mode setting flip-flop 4 for setting the output timing of a half dot line 22 to timing 1 coming to the output timing of a reference dot or timing 2 delayed by predetermined time from the timing 1 is provided. The output timing of the half dot 22 can be changed if necessary. When a contracted character is printed by setting a dot pitch smaller than a basic dot pitch by using two lines of printing heads arranged in a zigzag pattern, if either one of dot lines is determined to the reference dot line, a printing position is shifted from an objective position only with respect to the half dot 22 and, therefore, the driving timing of the half dot 22 can be made arbitrarily changeable to make it possible to perform enlargement and contraction in arbitrary magnification.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ドツト制御方式に関し、特に互いの列がドツ
トピッチの非整数倍の距離に千鳥配列された印字ヘッド
を用いるシリアルドツトマトリクス型プリンタのドツト
制御方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a dot control system, and in particular to a dot control method for a serial dot matrix type printer using print heads arranged in a staggered manner at a distance that is a non-integer multiple of the dot pitch. This concerns the control method.

〔発明の背景〕[Background of the invention]

互いの列がドツトピッチの非整数倍の距離に2列に千鳥
配列されている印字ヘッドを用いたシリアルドツトマト
リクス型プリンタでは、第2図に示すように、基本ドツ
ト列に対してハーフドツト列が横行および縦列ともにず
れた位置に配置される。千鳥配列にすることにより、ド
ツト間隔を密に印字することや、隣接するドツトの一部
を重畳して印字することが可能で、印字品質を向上させ
ることができる。このような印字ヘッドで1文字。
In a serial dot matrix printer that uses print heads that are arranged in two staggered rows at a distance that is a non-integer multiple of the dot pitch, half-dot rows are arranged horizontally in relation to the basic dot row, as shown in Figure 2. and vertical columns are placed at shifted positions. By using a staggered arrangement, it is possible to print with closely spaced dots or to print with some of the adjacent dots overlapped, thereby improving the printing quality. One character with a print head like this.

図形を拡大、縮小する方法として、従来、特開昭55−
166785号公報、特開昭58−169688号公報
等に記載のものがある。前者では。
Conventionally, as a method of enlarging or reducing a figure,
There are those described in JP-A No. 166785, JP-A-58-169688, and the like. In the former.

あらかじめキャラクタ−ジェネレータ(CC)自体を千
鳥編み変換論理が不要となるように、変換して記憶して
おくことにより、制御回路を簡単化している、つまり1
通常は、先行/後行ドツトの重ね合わせができるように
、ハードウェアまたはマイクロプログラムで編集を行う
(千鳥編み変換論理)のであるが、前者では、これをC
Gに対して先に変換して記憶させるのである。また、後
者では、文字、図形のデータレジスタの内容をパターン
バッファメモリ側に転送する時のクロック比を変化させ
ることにより、拡大、縮小して印刷している。すなわち
、2倍に拡大するときには縦横両方向に同一内容を2度
パターンバッファメモリに転送するのである。しかし、
前者では、CGメモリの容量が大となり、またドツト変
換のとき、隣接する文字間の重ね合せ編集が必要となる
。さらに、後者では、拡大または縮小の倍率が整数倍ま
たは整数分の1に限定されており、任意の倍率に可変で
きないという問題がある。・ 千鳥配列は、第2図のように、基準ドツト21の間隔a
の7.5倍離れた位置にハーフドツト列22を配置して
おり、従来、それらの駆動タイミングはそれぞれ固定し
ている。すなわち、第2図において、基準ドツト21と
ハーフドツト22の両方の一時記憶回路の出力のうち、
基準ドツト21に対応するデータは固定のタイミング〔
1〕で出力する一方、ハーフドツト22に対応するデー
タは固定のタイミング〔2〕で出力している。第2図に
おいて、走査方向のドツトピッチをaにして印字する場
合には、もし基準ドツト21とハーフドツト22とを同
じタイミングで印字するならば。
The control circuit is simplified by converting and storing the character generator (CC) itself in advance so that the zigzag conversion logic is not required.
Normally, editing is performed using hardware or a microprogram (staggered conversion logic) so that leading and trailing dots can be superimposed, but in the former case, this is
G is first converted and stored. In the latter case, the contents of the character and graphic data registers are enlarged or reduced in size and printed by changing the clock ratio when transferring them to the pattern buffer memory. That is, when enlarging the image twice, the same content is transferred twice to the pattern buffer memory in both the vertical and horizontal directions. but,
In the former case, the capacity of the CG memory becomes large, and when converting dots, it is necessary to overlay and edit adjacent characters. Furthermore, in the latter case, there is a problem that the magnification of enlargement or reduction is limited to an integer multiple or a fraction of an integer, and cannot be changed to an arbitrary magnification. - In the staggered arrangement, as shown in Figure 2, the distance a between the reference dots 21 is
The half dot rows 22 are arranged at positions 7.5 times apart from each other, and conventionally, their drive timings are fixed. That is, in FIG. 2, among the outputs of the temporary storage circuits for both the reference dot 21 and the half dot 22,
The data corresponding to the reference dot 21 has a fixed timing [
1], while the data corresponding to the half dot 22 is output at a fixed timing [2]. In FIG. 2, when printing is performed with the dot pitch in the scanning direction set to a, if the reference dots 21 and half dots 22 are printed at the same timing.

0.5ピツチずれているため、基準ドツト21とハーフ
ドツト22を同一線上に重ね合わせることはできない、
従って、第2図のドツト配列のヘッドでは、異なる固定
のタイミングで制御され、第4図に示すように、ドツト
の駆動周期をTとするとき、ハーフドツト22は基準ド
ツト21に対してT/2だけタイミングをずらせて出力
される。
The reference dot 21 and the half dot 22 cannot be superimposed on the same line because they are shifted by 0.5 pitch.
Therefore, in the head with the dot arrangement shown in FIG. 2, the dots are controlled at different fixed timings, and as shown in FIG. 4, when the dot drive period is T, the half dot 22 is T/2 output with a different timing.

この場合、印字ヘッドを右方向に走査してハーフドツト
22のタイミングをT/2遅らせたときには、ハーフド
ツト22は第2図の位置8に印字され、また印字ヘッド
を左方向に走査してハーフドツト22のタイミングをT
/2遅らせたときには、ハーフドツト22は位置7に印
字されることになる。従って、右方向に走査するときに
は、8Tだけ後の基準ドツト21と重ね合わせられ、左
方向に走査するときには、7Tだけ前に印字された基準
ドツト21と重ね合わせられる。第4図には。
In this case, when the print head is scanned to the right and the timing of the half dot 22 is delayed by T/2, the half dot 22 is printed at position 8 in FIG. T the timing
When delayed by /2, half dot 22 will be printed at position 7. Therefore, when scanning in the right direction, the reference dot 21 is overlapped with the reference dot 21 printed 8T later, and when scanning in the left direction, it is overlapped with the reference dot 21 printed 7T earlier. In Figure 4.

T/2だけずらせて基準ドツトと八−フドツトをそれぞ
れt時間制御するタイミング〔1〕とタイミング〔2〕
のパルス、出力するドツトデータを一時記憶させる記憶
回路に対して、データを時々刻々更新するためのライト
タイミングパルス、そのライトタイミングパルスにより
ドツト記憶回路にライトされるデータ(n−IL n、
(n+1)。
Timing [1] and timing [2] of controlling the reference dot and the eighth dot for t time by shifting them by T/2.
pulse, a write timing pulse for constantly updating the data in the memory circuit that temporarily stores the dot data to be output, and a write timing pulse to write the data (n-IL n,
(n+1).

およびドツト記憶回路から出力される基準ドツト列とハ
ーブドツト列のデータ(n  tL n、(n+1)が
示されている。このように、印字ヘッドの走査速度と印
字素子の単位時間当りの駆動回数の比を一定とし、印字
ヘッドの走査方向のドツトピッチが一定である場合には
、従来の拡大、縮小機能のみで十分である。しかし、印
字ヘッドと印字素子の単位時間当りの駆動回数の比を変
えて。
and the data (ntL n, (n+1)) of the reference dot row and herb dot row output from the dot storage circuit are shown. In this way, the scanning speed of the print head and the number of times the print element is driven per unit time If the ratio is constant and the dot pitch in the scanning direction of the print head is constant, the conventional enlargement and reduction functions are sufficient.However, it is possible to change the ratio of the number of times the print head and print element are driven per unit time. hand.

印字ヘッドの走査方向のドツトピッチを可変にする場合
には、従来の拡大、縮小機能では期待する効果は望めな
い。すなわち、第3図に示すように。
When making the dot pitch in the scanning direction of the print head variable, conventional enlargement and reduction functions cannot provide the desired effect. That is, as shown in FIG.

印字ヘッドの走査速度に対する印字素子の単位時間当り
の駆動回数の比を倍にし、ドツトピッチをa / 2に
して印字しようとする場合には、ハーブドツト22は基
準ドツト21からドツトピッチの整数倍(第3図では、
15倍)の位置となるので。
When attempting to print by doubling the ratio of the number of times the print element is driven per unit time to the scanning speed of the print head and setting the dot pitch to a/2, the herb dot 22 is moved from the reference dot 21 to an integer multiple of the dot pitch (the third In the diagram,
15 times).

第4図のように、固定のタイミングで、かつハーブドツ
ト22を基準ドツト21に対してT/2だけずれたタイ
ミングで出力したのでは、第2図の場合とは異なり、重
ね合わせが行われない。すなわち、この場合には、基準
ドツト21とハーフドツト22のタイミングを同一にし
なければ、重ね合わせを行うことができない、このこと
は、ドツトピッチを5a/6にする場合にも、全く同じ
ことが当てはまる。 7.5間隔の印字ヘッドを用いて
、縮小ピッチとして必要性の多い576(エリート)、
315(コンデンス)、1/2(半角)等の印字を行う
場合にも同じことであって、基準ドット2Iとハーフド
ツト22の間隔が基本ドツトピッチの非整数倍である印
字ヘッドを用いるならば、両ドツトの重ね合わせができ
ず、その結果として、印字状態が乱れてしまうという問
題があった。
If the herb dot 22 is output at a fixed timing and shifted by T/2 from the reference dot 21 as shown in Fig. 4, the overlapping will not occur, unlike in the case shown in Fig. 2. . That is, in this case, the reference dots 21 and the half dots 22 must be made to have the same timing to be superimposed.The same holds true even when the dot pitch is set to 5a/6. 576 (elite), which is often needed as a reduced pitch, using a print head with a spacing of 7.5
The same thing applies when printing 315 (condensed), 1/2 (half-width), etc., and if a print head in which the interval between the reference dot 2I and the half dot 22 is a non-integer multiple of the basic dot pitch is used, both There was a problem in that the dots could not be superimposed, and as a result, the printed state was disturbed.

〔発明の目的] 本発明の目的は、このような従来の問題を解決し、2列
の千鳥配列の印字ヘッドを用いて、基準ドツトとハーフ
ドツトの重ね合わせを可能とし、任意の倍率で拡大、縮
小して鮮明な印字を行うことができるドツト制御方式を
提供することにある。
[Object of the Invention] The object of the present invention is to solve such conventional problems, to use two rows of staggered print heads, to make it possible to superimpose reference dots and half dots, and to enlarge the dots at any magnification. An object of the present invention is to provide a dot control method that can print clearly by reducing the size.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために1本発明のドツト制御方式は
、基準ドツトデータとハーフドツトデータのうち、ハー
フドットデータのみを一時記憶する記憶手段、基準ドツ
トデータを出力させる第1のタイミングを発生するタイ
マ、該第1のタイミングから所定の時刻だけ遅れた第2
のタイミングを発生するタイマ、および上記第1と第2
のタイミングのうちいずれによりハーフドツトデータを
出力させるかを決定する手段を具備し、該タイミング決
定手段により、ハーフドツトデータの出力タイミングを
可変にすることに特徴がある。
In order to achieve the above object, the dot control method of the present invention includes a storage means for temporarily storing only the half dot data out of the reference dot data and half dot data, and a first timing for outputting the reference dot data. a second timer delayed by a predetermined time from the first timing;
a timer that generates the timing of
The present invention is characterized in that it includes means for determining which of the timings is used to output the half-dot data, and that the timing determining means makes the output timing of the half-dot data variable.

〔発明の実施例〕[Embodiments of the invention]

以下1本発明の実施例を、図面により詳細に説明する。 EMBODIMENT OF THE INVENTION Below, one embodiment of the present invention will be described in detail with reference to the drawings.

本発明の原理は、第2図に示すような配列の印字ヘッド
を用いて、基本ドツトピッチより小さなドツトピッチに
して縮小文字を印字する場合、いずれかのドツト列を基
準ドツト列と定めると、印字位置が目的の位置からずれ
るのは、ハーフドツトに関してのみであるから、ハーフ
ドツトの駆動タイミングを任意に可変できるようにして
、任意の倍率で拡大、縮小を行えるようにした。
The principle of the present invention is that when printing reduced characters with a dot pitch smaller than the basic dot pitch using a print head arranged as shown in Figure 2, if one of the dot rows is set as the reference dot row, the printing position Since it is only the half dots that deviate from their target positions, the drive timing of the half dots can be arbitrarily varied to enable enlargement or reduction at an arbitrary magnification.

第1図は1本発明の一実施例を示すドツト制御回路の構
成図である。
FIG. 1 is a block diagram of a dot control circuit showing an embodiment of the present invention.

このドツト制御回路は、基準ドツトとハーブドツトの両
方のドツトデータを一時記憶するためのドツト記憶回路
lと、このドツト記憶回路lの出力のうちハーフドツト
に対応するドツトデータのみ一時記憶するためのハーフ
ドツト記憶回路8と基準ドツトの出力タイミングとなる
タイミング(1)のパルスを発生させるタイマ2と、上
記タイミング〔1〕の発生を契機としてタイミング〔1
〕から所定の時刻だけ遅れたタイミング〔2〕のパルス
を発生させるタイマ3と、ハーフドツトの出力タイミン
グをタイミング(1〕とタイミング〔2〕のいずれにす
るかを決めるためのモード設定用フリップフロップ(以
下、F/Fと記す)4と、タイミング〔1〕のパルスを
第1人力、タイミング〔2〕のパルスを第2人力、F/
F4の出力を第3人力として、F/F4の出力がOのと
きには、タイミング〔2〕のパルスを出力し、F/F4
の出力が1のときには、タイミング〔1〕のパルスを出
力するセレクタ9と、タイミング(1)のパルスを入力
するインバータ5と、インバータ5の出力を第1人力、
タイミング(2〕のパルスを第2人力とするANDゲー
ト6と、このANDゲート6の出力を第1人力、F/F
4の出力を第2人力とするORゲート7と、ドツト記憶
回路1の出力のうち、基準ドツトに対応するドツトデー
タのみタイミング(13のパルスで出力する基準ドツト
出力回路10と、ハーブドツト記憶回路8の出力(ハー
フドツトデータ)をセレクタ9の出力パルス(タイミン
グ〔1〕またはタイミング(2)のパルス)で出力する
ハーフドツト出力回路11とから構成される。
This dot control circuit includes a dot storage circuit 1 for temporarily storing dot data of both reference dots and herb dots, and a half-dot storage circuit 1 for temporarily storing only dot data corresponding to half dots out of the output of this dot storage circuit 1. A timer 2 generates a pulse at timing (1) which is the output timing of the circuit 8 and the reference dot, and a timer 2 generates a pulse at timing [1] triggered by the occurrence of the above timing [1].
], a timer 3 generates a pulse at timing [2] that is delayed by a predetermined time from [ ], and a mode setting flip-flop ( (hereinafter referred to as F/F) 4, the pulse at timing [1] is the first human power, the pulse at timing [2] is the second human power, F/F
The output of F4 is used as the third manual power, and when the output of F/F4 is O, a pulse at timing [2] is output, and F/F4
When the output of 1 is 1, the selector 9 outputs the pulse at timing [1], the inverter 5 inputs the pulse at timing (1), and the output of the inverter 5 is controlled by the first human power,
The AND gate 6 uses the pulse at timing (2) as the second human power, and the output of this AND gate 6 is the first human power, F/F
Among the outputs of the OR gate 7 which uses the output of 4 as the second human power, and the output of the dot memory circuit 1, only the dot data corresponding to the reference dot is output at the timing (the reference dot output circuit 10 which outputs with the pulse of 13 and the herb dot memory circuit 8). and a half-dot output circuit 11 that outputs the output (half-dot data) of the output signal (half-dot data) using the output pulse of the selector 9 (pulse at timing [1] or timing (2)).

基準ドツト出力回路10は、ドツト記憶回路1の出力を
第1の入力、タイミング(1)のパルスを第2人力とす
るNORゲート12と、入力が0にクランプされ、NO
Rゲート12の出力をイネーブル入力とするバッファ1
3とから構成される。
The reference dot output circuit 10 includes a NOR gate 12 whose first input is the output of the dot memory circuit 1, and whose second input is the pulse at timing (1), and whose input is clamped to 0, and whose input is clamped to 0.
Buffer 1 whose enable input is the output of R gate 12
It consists of 3.

バッファ13の出力は、トライステートであるため、ド
ツトデータがOで、かつタイミング(1)のパルスがO
の間だけ、出力はZ(ハイインピーダンス)状態であり
、それ以外は0となる。これらの回路は、基準ドツトの
数だけ設けられている。
Since the output of the buffer 13 is tri-state, the dot data is O and the pulse at timing (1) is O.
Only during this period, the output is in the Z (high impedance) state, and is 0 otherwise. These circuits are provided as many as the number of reference dots.

ハーフドツトの出力回路11も、基準ドツト出力口10
と同じ構成であるが、ドツト記憶回路lの出力のかわり
にハーブドツト記憶回路8の出力が入力され、またタイ
ミング〔1〕のパルスのかわりに、セレクタ9の出力が
入力されている。ハーフドツト記憶回路8のラッチタイ
ミングは、ORゲート7の出力により決定される。なお
、図示省略されているが、第1図の前段には、マイクロ
プロセッサを用いた制御回路が設けられ、この制御回路
によりドツト記憶回路lへのドツトデータの書込み、タ
イマ2、タイマ3.F/F4へのデータの書込み、およ
びタイマ2のトリガが行われる。
The half-dot output circuit 11 also has a reference dot output port 10.
However, the output of the herb dot memory circuit 8 is input instead of the output of the dot memory circuit 1, and the output of the selector 9 is input instead of the pulse at timing [1]. The latch timing of half-dot storage circuit 8 is determined by the output of OR gate 7. Although not shown, a control circuit using a microprocessor is provided at the front stage of FIG. Data is written to F/F4 and timer 2 is triggered.

また、第1図の後段には、印字ヘッドへの駆動回路が接
続されている。なお、第1図において、ハーフドツト記
憶回路8を独立に設けている理由は。
Further, a drive circuit for the print head is connected to the latter part of FIG. The reason why the half-dot memory circuit 8 is provided independently in FIG. 1 is as follows.

高速で印字する場合、ハーフドツトの出力が完了する前
に、ドツト記憶回路1のドツトデータを書替える必要が
生じるためである。
This is because when printing at high speed, it is necessary to rewrite the dot data in the dot storage circuit 1 before the output of half dots is completed.

第5図および第6図は、第1図の動作タイムチャート−
であって、第5図にはF/F4の出力があらかじめ0に
設定′されているときの制御タイミングチャートであり
、第6図には1に設定されているときの制御タイミング
チャートである。
Figures 5 and 6 are the operation time charts of Figure 1.
FIG. 5 is a control timing chart when the output of F/F4 is set to 0 in advance, and FIG. 6 is a control timing chart when it is set to 1.

先ず、第5図においては、上から順に、タイミング(1
3とタイミング〔2〕のパルス、セレクタ9の出力、ハ
ーフドツト記憶回路8のラッチタイミング、ドツトデー
タのライトパルス、ドツト記憶回路1の出力、ハーフド
ツト記憶回路8の出力、基準ドツト出力回路IOの出力
、およびハーブドツト出力回路11の出力が示されてい
る。
First, in Fig. 5, the timing (1
3 and timing [2] pulse, output of selector 9, latch timing of half-dot storage circuit 8, write pulse of dot data, output of dot storage circuit 1, output of half-dot storage circuit 8, output of reference dot output circuit IO, and the output of the herb dot output circuit 11 are shown.

前段の図示されていない制御回路によりタイマ2がトリ
ガされると、タイマ2がらタイミング〔1〕のパルスが
周期Tで出力される。さらに。
When the timer 2 is triggered by a control circuit (not shown) at the previous stage, a pulse at timing [1] is outputted at a period T. moreover.

タイミング〔1〕のパルスの立下りを契機としてT/2
だけ遅れてタイミング〔2〕のパルスがタイマ3から出
力される。F/F4の出力がOに設定されているので、
セレクタ9はタイミング〔2〕のパルスを出力する。ま
た、ハーブドツト記憶回路8のラッチ入力には、インバ
ータ5とANDゲート6を経由した後の信号(タイミン
グ〔1〕・タイミング〔2〕)が入力される。これがラ
ッチタイミングとなる。ドツト記憶回路1の出力のうち
、ハーフドツトデータは上記のラッチタイミング信号の
立下りでハーフドツト記憶回路8に保持される。そして
、ドツト記憶回路lの出力のうち、基準ドツトデータに
ついては、タイミング〔1〕のパルスで基準ドツト出力
回路10から出力され。
T/2 triggered by the falling edge of the pulse at timing [1]
A pulse at timing [2] is output from the timer 3 with a delay of .times. Since the output of F/F4 is set to O,
The selector 9 outputs a pulse at timing [2]. Furthermore, the signals (timing [1] and timing [2]) after passing through the inverter 5 and the AND gate 6 are input to the latch input of the herb dot storage circuit 8. This is the latch timing. Of the outputs of the dot storage circuit 1, half-dot data is held in the half-dot storage circuit 8 at the falling edge of the latch timing signal. Of the outputs of the dot storage circuit 1, the reference dot data is outputted from the reference dot output circuit 10 with a pulse at timing [1].

またハーフドットデータについては、ハーフドツト記憶
回路8を経由した後、タイミング〔2〕のパルスでハー
ブドツト出力回路11から出力される。なお、ドツト記
憶回路lは、タイミング〔l〕の立上りを契機に、第5
図のドツトデータライト信号により時々刻々と書替えら
れる。
Further, the half-dot data is outputted from the half-dot output circuit 11 with a pulse at timing [2] after passing through the half-dot storage circuit 8. Incidentally, the dot memory circuit 1 is triggered by the rising edge of timing [1].
It is rewritten every moment by the dot data write signal shown in the figure.

第5図の制御タイミング(1)、(2)は、ドツトピッ
チを基本ドツトピッチとする場合や、基本ドツトピッチ
の375にする場合のように、基準ドツト列とハーブド
ツト列の間隔がドツトピッチの整数倍の距離にドツトピ
ッチの1/2を加えた距離に等しい場合に適用される。
Control timings (1) and (2) in Fig. 5 are used when the interval between the reference dot row and the herb dot row is an integral multiple of the dot pitch, such as when the dot pitch is the basic dot pitch or when the basic dot pitch is 375. applied when the distance is equal to +1/2 of the dot pitch.

すなわち、第2図に示すような配置に印字ヘッドに用い
られる。
That is, the arrangement shown in FIG. 2 is used in the print head.

第6図においては、上から順に、タイミング〔l)、(
2)のパルス、セレクタ9の出力、ハーフドツト記憶回
路8のラッチタイミング、ドツトデータのライトパルス
、ドツト記憶口jllの出力、ハーフドツト記憶回路8
.の出力、基準ドツト出力回路10の出力、およびハー
フドツト出力回路1」の出力が示されている。
In FIG. 6, timings [l), (
2) pulse, output of selector 9, latch timing of half-dot storage circuit 8, write pulse of dot data, output of dot storage port jll, half-dot storage circuit 8
.. , the output of the reference dot output circuit 10, and the output of the half dot output circuit 1 are shown.

第6図の制御タイミングチャートが第5図のものと異な
る点は、F/F4の出力が1であるため、ハーフドツト
のラッチタイミング(ORゲート7の出力)は常に1で
あり、ドツト記憶回路1の出力のうち、ハーフドットデ
ータがスルーでハーフドツト記憶回路8の出力に呪われ
る点と、セレクタ9の出力がタイミング(1)のパルス
となる点である。これにより、ハーフドツトは基準ドツ
トと全く同じタイミングで出力されることになる。
The difference between the control timing chart in FIG. 6 and the one in FIG. 5 is that since the output of F/F 4 is 1, the half-dot latch timing (output of OR gate 7) is always 1, and the dot storage circuit 1 Among the outputs of , the half dot data is passed through and the output of the half dot storage circuit 8 is cursed, and the output of the selector 9 becomes a pulse at timing (1). As a result, the half dots are output at exactly the same timing as the reference dots.

第6図の制御タイミングは、ドツトピッチが例えば、基
本ドツトピッチの172.あるいは5/6の場合のよう
に、基準ドツトとハーフドツトの間隔がドツトピッチの
整数倍の距離に等しい場合に適用される。例えば、第3
図に示す配置のヘッドに用いられる。なお、印字ヘッド
の印字素子゛に対して、第2図に示すように、ハーフド
ツトの位置を基本ドツトピッチの整数倍の位置からずら
して配列する理由は、基準ドツトとハーフドツトの駆動
タイミングをずらすことによって、印字ヘッドの駆動電
力のピーク値を半減させるためである。
The control timing in FIG. 6 is such that the dot pitch is, for example, 172. Or, as in the case of 5/6, it is applied when the distance between the reference dot and the half dot is equal to a distance that is an integral multiple of the dot pitch. For example, the third
It is used for heads arranged as shown in the figure. The reason for arranging the half dots with respect to the printing element of the print head as shown in FIG. This is to reduce the peak value of the drive power of the print head by half.

また、ワイヤドツトインパクトの場合には、騒音の低減
と、各ワイヤドツトを駆動するための磁気回路相互間の
磁気干渉の緩和等も、その理由に含まれる。ここで、第
6図のような制御、つまり基準ドツトとハーフドツトの
駆動タイミングが同じになるような制御を行った場合、
上記の問題が表面化するのではないかという心配がある
が、これについては次のように考えられる。すなわち、
英数カナ文字のように、ドツト密度が粗いドツトパター
ンのときには、もとより単位時間当りのドツト駆動回数
が少ないので1問題とならない。また。
In the case of wire dot impact, the reasons include reducing noise and alleviating magnetic interference between magnetic circuits for driving each wire dot. Here, if control is performed as shown in FIG. 6, that is, control is performed such that the drive timings of the reference dot and half dot are the same,
There is a concern that the above problem may come to light, but the following can be considered. That is,
In the case of a dot pattern with a coarse dot density, such as alphanumeric and kana characters, this is not a problem because the number of times the dots are driven per unit time is small. Also.

漢字のように比較的ドツト密度が濃いドツトパターンの
ときには、高密度のパターンをドツトピッチを基本ドツ
トより小さくして、縮小印刷を行うと1文字としての鮮
明さが失われるため、あらかじめ走査方向に対して連続
ドツトがなくなるようにドツトを間引く等の処理を施す
、このような処理と、第6図の制御とを併用すれば、上
記の問題は発生せず、鮮明な漢字の縮小文字の印刷が可
能となる。
When printing dot patterns with a relatively high dot density, such as kanji, if the dot pitch of the high-density pattern is made smaller than the basic dots and reduced printing is performed, the sharpness of a single character will be lost. If such a process is used in combination with the control shown in Figure 6, which involves thinning out the dots so that there are no consecutive dots, the above problem will not occur, and clear reduced kanji characters can be printed. It becomes possible.

縮小文字のドツトピッチとしては、主に、基本ドツトピ
ッチのl/2(半角)、315 (コンデンス)、5/
6(エリート)が考えられるが、これらはすべて第5図
、第6図に示す制御により実現することができる。また
2上記以外のドツトピッチでの縮小文字に対する必要性
は少ないと思われるが、必要がある場合には、ハーフド
ツトの出力タイミングを次のように決定すればよい、す
なわち。
The dot pitch of reduced characters is mainly 1/2 (half-width), 315 (condensed), and 5/2 of the basic dot pitch.
6 (elite), all of which can be realized by the control shown in FIGS. 5 and 6. 2.Although it seems that there is little need for reduced characters with dot pitches other than those mentioned above, if there is a need, the output timing of half dots may be determined as follows.

基準ドツトとハーフドツトの間隔を基本ドツトピッチの
n倍(nは、整数とは限らない)、ドツトピッチを基本
ドツトピッチのm倍(0<m<1)、ドツトの周期をT
とする場合、ハーフドツトの出力タイミングは印字へツ
iを正方向に走査するときは、T・(1−R(n/用)
)だけ基準ドツトのタイミングより遅らせればよい、こ
こで、 R(n/用)は、nをmで割ったときの余り(
小数点以下の数)を表わす。例えば、n==7.5.m
=415のときには、  n/用、=9.375となる
ので、R(n / m )は0.375となる。印字ヘ
ッドを左方向に走査する・ときには、T−R(n/用)
だけ基準ドツトのタイミングより遅らせればよい。これ
は。
The interval between the reference dot and half dot is n times the basic dot pitch (n is not necessarily an integer), the dot pitch is m times the basic dot pitch (0<m<1), and the dot period is T.
In this case, the half-dot output timing is T・(1-R(for n/) when scanning i in the forward direction to print.
) from the reference dot timing, where R (for n/) is the remainder when n is divided by m (
(number below the decimal point). For example, n==7.5. m
When =415, for n/, =9.375, so R(n/m) is 0.375. Scan the print head to the left/sometimes use T-R (for n/)
It is only necessary to delay the timing of the reference dot by only the timing of the reference dot. this is.

タイミング〔2〕のパルスの出力タイミングを決定する
タイマ3の設定値をプログラムにより変更し、T−(1
−R(n/用))もしくは、T−R(n/用)のタイミ
ングが得られるようにすればよく、プログラマブルタイ
マを使用することによって、簡単に実現することができ
る。このように。
The setting value of timer 3, which determines the output timing of the pulse at timing [2], is changed by the program, and T-(1
-R (for n/)) or TR (for n/) timing can be obtained, and this can be easily realized by using a programmable timer. in this way.

本実施例では、簡単な回路構成により、ハーフドツトの
出力タイミングを、必要に応じて変えることができる。
In this embodiment, the output timing of half dots can be changed as necessary using a simple circuit configuration.

また、本実施例では、低速度で印字するために、タイミ
ング(L)のパルスとタイミング〔2〕のパルスがオー
バラップする場合であっても、ハーフドツトの出力タイ
ミングを種々に変更できるという機能は失なわれない。
In addition, in this embodiment, even if the timing (L) pulse and the timing [2] pulse overlap because of low speed printing, the half dot output timing can be changed in various ways. Not lost.

さらに、本実施例においては、前述のように、n−7,
5の印字ヘッドを用いてドツトピッチを基本ドツトピッ
チの1/2.315.5/6.1/1に限定するならば
、タイミング・〔2〕のパルスは、常にタイミング〔1
〕のパルスからT/2だけ遅らせればよく、単にF/F
4の設定を変えるだけでよいので、同一行に異なるドツ
トピッチの文字を混在させるときでも、ドツト周期Tを
一定に保ち、印字ヘッドの走査速度を変えて、ドツトピ
ッチを変える制御を行えば、タイマ3の設定値は固定に
しても差し支えはない、このように、本実施例では、2
列に千鳥配列された印字ヘッドを用いた可変ピッチにお
ける縮小文字の印刷を、簡単なハードウェアと処理によ
り実現することができる。すなわち、2列間の間隔が基
本ドツトピッチの整数倍または非整数倍の距離になるよ
うに配列された印字ヘッドを用いて、基本ドツトピッチ
より小さな種々のドツトピッチで縮小文字を印刷するこ
とが可能となり、特に、漢字のようなドツト密度の濃い
パターンでも、ドツトの間引きの処理と1本発明の制御
方式を併用することにより、同一のCGを用いて鮮明な
縮小文字(例えば、半角文字、コンデンス、エリート)
の印字が可能になる。
Furthermore, in this example, as mentioned above, n-7,
If the dot pitch is limited to 1/2.315.5/6.1/1 of the basic dot pitch using a print head of 5, the pulse of timing [2] will always be at timing [1].
] It is sufficient to delay the pulse by T/2 from the pulse of F/F.
Since all you need to do is change the setting of timer 3, even when characters with different dot pitches are mixed on the same line, if you keep the dot period T constant and control the dot pitch by changing the scanning speed of the print head, timer 3 There is no problem even if the set value of
Printing of reduced characters at a variable pitch using staggered rows of print heads can be achieved with simple hardware and processing. That is, it is possible to print reduced characters at various dot pitches smaller than the basic dot pitch by using print heads arranged so that the distance between two rows is an integral multiple or a non-integer multiple of the basic dot pitch. In particular, even in patterns with a high density of dots, such as kanji, by combining dot thinning processing and the control method of the present invention, the same CG can be used to create clear reduced characters (for example, half-width characters, condensed characters, elite characters). )
can be printed.

[発明の効果] 以上説明したように1本発明によれば、2列の千鳥配列
の印字ヘッドで、ハーブドツトの出力タイミングを可変
にすることにより、基本ドツトピッチより小さなドツト
ピッチで印字したときも。
[Effects of the Invention] As explained above, according to the present invention, by making the output timing of herbal dots variable with the two rows of staggered print heads, printing can be performed even when printing at a dot pitch smaller than the basic dot pitch.

基準ドツトとハーフドツトの重ね合わせが可能となり、
任意の倍率で拡大、縮小して鮮明に印字することができ
る。
It is possible to overlap the reference dot and half dot,
It can be enlarged or reduced at any magnification and printed clearly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すドツト制御回路の構成
図、第2図、第3図は印字ヘッドのドツト配列図、第4
図は第2図における制御動作タイムチャート、第5図、
第6図は第1図の制御動作タイムチャートである。 1:ドット記憶回路、2.3:タイマ、4:F/F、5
:インバータ、6:ANDゲート、7:ORゲート、8
:ハーフドット記憶回路、9:セレクタ、10:基準ド
ツト出力回路、11:ハーフドツト出力回路、12,1
4:NORゲート。 13.15ニドライステートバツフアゆ第2図 第3図 第5図 第6図
FIG. 1 is a block diagram of a dot control circuit showing one embodiment of the present invention, FIGS. 2 and 3 are dot arrangement diagrams of a print head, and FIG.
The figure shows the control operation time chart in Figure 2, Figure 5,
FIG. 6 is a control operation time chart of FIG. 1. 1: Dot memory circuit, 2.3: Timer, 4: F/F, 5
: Inverter, 6: AND gate, 7: OR gate, 8
: Half dot storage circuit, 9: Selector, 10: Reference dot output circuit, 11: Half dot output circuit, 12,1
4: NOR gate. 13.15 Dry state buffer Figure 2 Figure 3 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] (1)互いの列がドットピッチの非整数倍の距離に2列
に千鳥配列された印字ヘッドを用いるシリアルドットマ
トリクス方式のプリンタ装置において、基準ドットデー
タとハーフドットデータのうち、ハーフドットデータの
みを一時記憶する記憶手段、基準ドットデータを出力さ
せる第1のタイミングを発生するタイマ、該第1のタイ
ミングから所定の時刻だけ遅れた第2のタイミングを発
生するタイマ、および上記第1と第2のタイミングのう
ちいずれによりハーフドットデータを出力させるかを決
定する手段を具備し、該タイミング決定手段により、ハ
ーフドットデータの出力タイミングを可変にすることを
特徴とするドット制御方式。
(1) In a serial dot matrix printer that uses print heads arranged in a staggered manner in two rows at a distance that is a non-integral multiple of the dot pitch, only the half-dot data out of the reference dot data and half-dot data is used. a timer that generates a first timing for outputting the reference dot data; a timer that generates a second timing that is delayed by a predetermined time from the first timing; 1. A dot control system comprising means for determining which of the timings is used to output half dot data, and the timing determining means makes the output timing of the half dot data variable.
JP3242685A 1985-02-20 1985-02-20 Dot control system Granted JPS61192560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3242685A JPS61192560A (en) 1985-02-20 1985-02-20 Dot control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3242685A JPS61192560A (en) 1985-02-20 1985-02-20 Dot control system

Publications (2)

Publication Number Publication Date
JPS61192560A true JPS61192560A (en) 1986-08-27
JPH047909B2 JPH047909B2 (en) 1992-02-13

Family

ID=12358624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3242685A Granted JPS61192560A (en) 1985-02-20 1985-02-20 Dot control system

Country Status (1)

Country Link
JP (1) JPS61192560A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002021A (en) * 1989-01-24 1991-03-26 Mazda Motor Corporation Intake system for multiple cylinder engine
US5037221A (en) * 1988-06-02 1991-08-06 Brother Kogyo Kabushiki Kaisha Emphasized character dot-matrix printer having two groups of dot-forming elements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102222U (en) * 1977-12-27 1979-07-19
JPS55118190A (en) * 1979-03-02 1980-09-10 Seiko Epson Corp Driver circuit for dot printer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102222U (en) * 1977-12-27 1979-07-19
JPS55118190A (en) * 1979-03-02 1980-09-10 Seiko Epson Corp Driver circuit for dot printer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037221A (en) * 1988-06-02 1991-08-06 Brother Kogyo Kabushiki Kaisha Emphasized character dot-matrix printer having two groups of dot-forming elements
US5002021A (en) * 1989-01-24 1991-03-26 Mazda Motor Corporation Intake system for multiple cylinder engine

Also Published As

Publication number Publication date
JPH047909B2 (en) 1992-02-13

Similar Documents

Publication Publication Date Title
EP0536758B1 (en) Display apparatus having shift register of reduced operating frequency
US5081700A (en) Apparatus for high speed image rotation
US5149212A (en) Dot printer with changeable quality dot pattern
JPH0560425B2 (en)
JPS61192560A (en) Dot control system
JPS6133711B2 (en)
JPS60124764A (en) Direct memory access controller
JPH068990B2 (en) Pattern display signal generator
JP3222971B2 (en) Serial dot printer
JPH0241267A (en) Image forming device
JPH0425145B2 (en)
JPH0270446A (en) Control method of printing and printer
JPS63224952A (en) Printer of raster scan system
JP2537394B2 (en) Print control method of serial dot printer
JPS61114351A (en) Memory controller
JPH08123683A (en) Parallel processor device
JPS63309989A (en) Screen controller
JPS61175049A (en) Printing control device
JPH064344B2 (en) Printer
JPS63141766A (en) Printing system
JPH02239318A (en) Output device controller
JPH04301485A (en) Recording device
JPS58169688A (en) Control system for enlargement and reduction of character and pattern
JPH0469920B2 (en)
JPH01250022A (en) Driving method for dot array recorder

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term