JPS61189351U - - Google Patents
Info
- Publication number
- JPS61189351U JPS61189351U JP6721386U JP6721386U JPS61189351U JP S61189351 U JPS61189351 U JP S61189351U JP 6721386 U JP6721386 U JP 6721386U JP 6721386 U JP6721386 U JP 6721386U JP S61189351 U JPS61189351 U JP S61189351U
- Authority
- JP
- Japan
- Prior art keywords
- address
- addresses
- real
- storage array
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Description
第１図は本考案の第１の実施例を示す回路図お
よび第２図は本考案の第２の実施例を示す回路図
である。 第１図および第２図において、１……仮想アド
レスレジスタ、２……アドレス生成回路、３……
アドレスデコーダ、４……記憶アレイ、５……比
較回路、６……比較結果レジスタ、７……実アド
レスレジスタ、８……記憶アレイ。
よび第２図は本考案の第２の実施例を示す回路図
である。 第１図および第２図において、１……仮想アド
レスレジスタ、２……アドレス生成回路、３……
アドレスデコーダ、４……記憶アレイ、５……比
較回路、６……比較結果レジスタ、７……実アド
レスレジスタ、８……記憶アレイ。
補正 昭６１．５．３０
実用新案登録請求の範囲を次のように補正する
。
。
【実用新案登録請求の範囲】
(1) 仮想アドレスを実アドレスに変換するアド
レス変換装置において、複数の仮想アドレスを記
憶する領域と複数の実アドレスを記憶する領域と
が異なるアドレスで指定される構成を有する記憶
アレイと、外部から与えられた仮想アドレスを示
すビツト群の一部のビツトに基づいて、第１およ
び第２のアドレスを生成し該第１および第２のア
ドレスに応答して、前記記憶アレイ中の仮想アド
レスおよび実アドレスを順次読み出し手段と、前
記外部から与えられた仮想アドレスを示すビツト
群の残りのビツトの内容と前記記憶アレイから読
み出される仮想アドレスとを比較する比較手段と
、この比較手段の比較結果により一致が示された
とき前記記憶アレイから読み出される実アドレス
を格納する実アドレスレジスタとから構成したこ
とを特徴とするアドレス変換装置。 (2) 仮想アドレスを実アドレスに変換するアド
レス変換装置において、一対の仮想アドレスと実
アドレスとを複数組記憶する領域とページテーブ
ルエントリーアドレスを記憶する領域とが異なる
アドレスで指定される構成を有する記憶アレイと
、外部から与えられた仮想アドレスを示すビツト
群の一部のビツトに基づいて第１および第２のア
ドレスを生成し、該第１および第２のアドレスに
応答して前記記憶アレイ中の仮想アドレスおよび
ページテーブルエントリアドレスを順次読み出す
読出し手段と、前記外部から与えられた仮想アド
レスを示すビツト群の残りのビツトの内容と、前
記記憶アレイから読み出される仮想アドレスとを
比較する比較手段と、この比較手段の比較結果に
より一致が示されたときに前記記憶アレイから読
み出された前記実アドレスをアドレスレジスタに
格納するようにし、前記比較結果により一致が示
されていないときに、前記ページテーブルエント
リーアドレスを前記アドレスレジスタに格納する
ようにしたことを特徴とするアドレス変換装置。
レス変換装置において、複数の仮想アドレスを記
憶する領域と複数の実アドレスを記憶する領域と
が異なるアドレスで指定される構成を有する記憶
アレイと、外部から与えられた仮想アドレスを示
すビツト群の一部のビツトに基づいて、第１およ
び第２のアドレスを生成し該第１および第２のア
ドレスに応答して、前記記憶アレイ中の仮想アド
レスおよび実アドレスを順次読み出し手段と、前
記外部から与えられた仮想アドレスを示すビツト
群の残りのビツトの内容と前記記憶アレイから読
み出される仮想アドレスとを比較する比較手段と
、この比較手段の比較結果により一致が示された
とき前記記憶アレイから読み出される実アドレス
を格納する実アドレスレジスタとから構成したこ
とを特徴とするアドレス変換装置。 (2) 仮想アドレスを実アドレスに変換するアド
レス変換装置において、一対の仮想アドレスと実
アドレスとを複数組記憶する領域とページテーブ
ルエントリーアドレスを記憶する領域とが異なる
アドレスで指定される構成を有する記憶アレイと
、外部から与えられた仮想アドレスを示すビツト
群の一部のビツトに基づいて第１および第２のア
ドレスを生成し、該第１および第２のアドレスに
応答して前記記憶アレイ中の仮想アドレスおよび
ページテーブルエントリアドレスを順次読み出す
読出し手段と、前記外部から与えられた仮想アド
レスを示すビツト群の残りのビツトの内容と、前
記記憶アレイから読み出される仮想アドレスとを
比較する比較手段と、この比較手段の比較結果に
より一致が示されたときに前記記憶アレイから読
み出された前記実アドレスをアドレスレジスタに
格納するようにし、前記比較結果により一致が示
されていないときに、前記ページテーブルエント
リーアドレスを前記アドレスレジスタに格納する
ようにしたことを特徴とするアドレス変換装置。
Claims (1)
- 仮想アドレスを実アドレスに変換するアドレス
変換装置において、複数の仮想アドレスを記憶す
る領域と複数の実アドレスを記憶する領域とが異
なるアドレスで指定される構成を有する記憶アレ
イと、外部から与えられた仮想アドレスを示すビ
ツト群の一部のビツトに基づいて、第１および第
２のアドレスを生成し該第１および第２のアドレ
スに応答して、前記記憶アレイ中の仮想アドレス
および実アドレスを順次読み出す読出し手段と、
前記外部から与えられた仮想アドレスを示すビツ
ト群の残りのビツトの内容と前記記憶アレイから
読み出される仮想アドレスとを比較する比較手段
と、この比較手段の比較結果により一致が示され
たとき前記記憶アレイから読み出される実アドレ
スを格納する実アドレスレジスタとから構成した
ことを特徴とするアドレス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6721386U JPS6349771Y2 (ja) | 1986-05-02 | 1986-05-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6721386U JPS6349771Y2 (ja) | 1986-05-02 | 1986-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189351U true JPS61189351U (ja) | 1986-11-26 |
| JPS6349771Y2 JPS6349771Y2 (ja) | 1988-12-21 |
Family
ID=30600826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6721386U Expired JPS6349771Y2 (ja) | 1986-05-02 | 1986-05-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349771Y2 (ja) |
-
1986
- 1986-05-02 JP JP6721386U patent/JPS6349771Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349771Y2 (ja) | 1988-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES8103868A1 (es) | Un sistema para acceder a modulos de memoria | |
| JPS6218758U (ja) | ||
| JPS61189351U (ja) | ||
| EP0334552A3 (en) | Semiconductor file memory and storage system using the same | |
| JPS559228A (en) | Memory request control system | |
| JPH01164562U (ja) | ||
| JPS5644178A (en) | Buffer memory control system | |
| JPS5558873A (en) | Data processor having common memory unit | |
| JPS63107057U (ja) | ||
| JPS6356449U (ja) | ||
| JPS556679A (en) | Check system of error control circuit | |
| JPS6112582B2 (ja) | ||
| JPS6294498U (ja) | ||
| JPS62199962U (ja) | ||
| JPS6316347U (ja) | ||
| JPH0519739B2 (ja) | ||
| JPS6316335U (ja) | ||
| JPS61172325U (ja) | ||
| JPS6356453U (ja) | ||
| JPS57132257A (en) | Data processor | |
| JPS63168549U (ja) | ||
| JPH0458764U (ja) | ||
| JPH0393945U (ja) | ||
| JPS6313497U (ja) | ||
| JPS5973790U (ja) | パタ−ン出力装置 |