JPS6118272A - Ｃｃｄセンサ使用リモ−トセンサの高ｓ／ｎ化方式 - Google Patents
Ｃｃｄセンサ使用リモ−トセンサの高ｓ／ｎ化方式Info
- Publication number
- JPS6118272A JPS6118272A JP59138642A JP13864284A JPS6118272A JP S6118272 A JPS6118272 A JP S6118272A JP 59138642 A JP59138642 A JP 59138642A JP 13864284 A JP13864284 A JP 13864284A JP S6118272 A JPS6118272 A JP S6118272A
- Authority
- JP
- Japan
- Prior art keywords
- information
- sensor
- addition
- pixel
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、一方向をＣＣＤセンナによる電子走査、これ
と垂直方向を機械的又は移動による走査を行うリモート
センサの高ｓ／′Ｈ化方弐に関するものである。
と垂直方向を機械的又は移動による走査を行うリモート
センサの高ｓ／′Ｈ化方弐に関するものである。
従来技術の説明
従来におけるこの種の方式では、リモートセンサの光学
系を明るくするととＫより、ｓ／ａを高める方法を取っ
ていた。しかしながら、ＯＯＤセンサの受光受部の飽和
レベル、以下で使用しなければならないために、冷却に
よる暗電流低減等の方策を取シ入れたとしても、入力光
によるショット雑音により、最大ｓ／Ｎが抑えられてし
まっていた。
系を明るくするととＫより、ｓ／ａを高める方法を取っ
ていた。しかしながら、ＯＯＤセンサの受光受部の飽和
レベル、以下で使用しなければならないために、冷却に
よる暗電流低減等の方策を取シ入れたとしても、入力光
によるショット雑音により、最大ｓ／Ｎが抑えられてし
まっていた。
また、このような欠点の対策を講じたとしても、従来は
第１図のような改善案が考えられていた。
第１図のような改善案が考えられていた。
第１図の１はＯＯＤセンサ、２はＯＯＤセンサ列方向の
画素信号加算器、３はメモリ、４はＯＣＤセンサ列と垂
直方向の画素信号加算器である。この従来の改善案では
第２図の画素配列で得られる元の画像に対し、以下の信
号処理を行って、高Ｓ／Ｎ化を図っていた。ここで、第
２図の５は画像横方向、即ち、−次元００Ｄセンサの電
子走査方向（加算器２の積分方向と同じ）の画素ライン
、６は画像縦方向、即ち、ミラー等による機械的走査ま
たは衛星等の移動による走査方向（加算器４の積分方向
と同じ）の画素ラインである。また、第２図中のＪ ＊
ａ２ ＋・・・＃ ｂｌｌ ｂ２１・・・、・・・は
特に画素の加算等の処理を施さない、元の画像の各画素
を表わす。
画素信号加算器、３はメモリ、４はＯＣＤセンサ列と垂
直方向の画素信号加算器である。この従来の改善案では
第２図の画素配列で得られる元の画像に対し、以下の信
号処理を行って、高Ｓ／Ｎ化を図っていた。ここで、第
２図の５は画像横方向、即ち、−次元００Ｄセンサの電
子走査方向（加算器２の積分方向と同じ）の画素ライン
、６は画像縦方向、即ち、ミラー等による機械的走査ま
たは衛星等の移動による走査方向（加算器４の積分方向
と同じ）の画素ラインである。また、第２図中のＪ ＊
ａ２ ＋・・・＃ ｂｌｌ ｂ２１・・・、・・・は
特に画素の加算等の処理を施さない、元の画像の各画素
を表わす。
従来は、第２図のように得られる画像信号ライン５”１
ｅ ａ２． ”’＋ ｂｌｔ ｂ２． ””＋ ”’
）とライン６ （ａｌ ｌ ｂ、 ＋ ０１ ｗ”’）
に対応して、第１図の１から出力される各検知器エレメ
ントの信号を画素信号加算器２によシ、画素ライン５方
向に数画素ずつ加算し、メモリ３に記憶させておき、こ
の信号を画素信号加算器４により、画素ライ／６方向に
数画素ずつ加算していた。ここで、例えば画素ライン５
，６方向にそれぞれ４画素ずつ加算すると、１６６画素
が加算され、信号が１６倍の大きさになる。この画像信
号の雑音が、入力光によるショット雑音が支配的である
場合には、Ｓ／Ｎ −Ｆｖｓａｔ（ｐ−ｐ）／ＶＮ ’
）式から、いは１２ ｄＢ （４倍）改善される。ここ
で、ｎは加算画素数、 Ｖｓａｔ （ｐ−ｐ＞はＣＣＤ
飽和出力電圧、ｖＮはＣＣＤ飽和出力電圧電圧ａｔ（ｐ
−ｐ）を与える入力によるショット雑音である。
ｅ ａ２． ”’＋ ｂｌｔ ｂ２． ””＋ ”’
）とライン６ （ａｌ ｌ ｂ、 ＋ ０１ ｗ”’）
に対応して、第１図の１から出力される各検知器エレメ
ントの信号を画素信号加算器２によシ、画素ライン５方
向に数画素ずつ加算し、メモリ３に記憶させておき、こ
の信号を画素信号加算器４により、画素ライ／６方向に
数画素ずつ加算していた。ここで、例えば画素ライン５
，６方向にそれぞれ４画素ずつ加算すると、１６６画素
が加算され、信号が１６倍の大きさになる。この画像信
号の雑音が、入力光によるショット雑音が支配的である
場合には、Ｓ／Ｎ −Ｆｖｓａｔ（ｐ−ｐ）／ＶＮ ’
）式から、いは１２ ｄＢ （４倍）改善される。ここ
で、ｎは加算画素数、 Ｖｓａｔ （ｐ−ｐ＞はＣＣＤ
飽和出力電圧、ｖＮはＣＣＤ飽和出力電圧電圧ａｔ（ｐ
−ｐ）を与える入力によるショット雑音である。
しかしながら、このように従来方式でも、Ｓ／Ｎの改善
は可能であるが、画素信号加算器２，４、メモリ３０回
路が必要となシ、装置が大形、大消費電力となる欠点が
あった。また、 ＯＯＤ七ンセンの外部回路での加算と
なるために１まわシ込み雑音等により期待するほどＳ／
Ｈの改善が行われなかった。
は可能であるが、画素信号加算器２，４、メモリ３０回
路が必要となシ、装置が大形、大消費電力となる欠点が
あった。また、 ＯＯＤ七ンセンの外部回路での加算と
なるために１まわシ込み雑音等により期待するほどＳ／
Ｈの改善が行われなかった。
発明の目的
本発明はこれらの欠点を除去するだめになされたもので
あシ、従って本発明の目的は、ライン５方向の加算をＯ
ＯＤセンサ内のプリアンプ部で行い、２イン６方向の加
算を一次ＣＣＤセンサのアナログレジスタ部で行うよう
Ｋしたリモートセンサの新規な高い化方式を提供すると
とＫある。
あシ、従って本発明の目的は、ライン５方向の加算をＯ
ＯＤセンサ内のプリアンプ部で行い、２イン６方向の加
算を一次ＣＣＤセンサのアナログレジスタ部で行うよう
Ｋしたリモートセンサの新規な高い化方式を提供すると
とＫある。
発明の構成
上記目的を達成する為に、本発明に係るＣＣＤセンナ使
用リモートセンナの高８／Ｎ化方式は、一方向を一次元
００Ｄセンサの電子走査、これと垂直方向をミラー等に
よる機械的走査または衛星等の移動による走査をそれぞ
れ使って二次元像を得るリモートセンサにおいて、機械
的走査または移動による走査方向の各画素を各画素に対
応するアナログレジスタで積分し、電子走査方向００Ｄ
センナの出力段電荷電圧変換部で複数画素データを積分
することを特徴としている。
用リモートセンナの高８／Ｎ化方式は、一方向を一次元
００Ｄセンサの電子走査、これと垂直方向をミラー等に
よる機械的走査または衛星等の移動による走査をそれぞ
れ使って二次元像を得るリモートセンサにおいて、機械
的走査または移動による走査方向の各画素を各画素に対
応するアナログレジスタで積分し、電子走査方向００Ｄ
センナの出力段電荷電圧変換部で複数画素データを積分
することを特徴としている。
発明の詳細な説明
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第３図は本発明の一実施例を示すブロック構成図である
。第３図において、参照番号１１は０（３Ｄセンサ、７
は外部増幅器、８はＧＯＤセンサ１１の駆動回路をそれ
ぞれ示す。また、第４図はＣＣＤ七ンセン１内の具体的
構成を示す図である。第４図において、９は受光素子、
１０はシフトレジスタ（ＯＯＤ部分）、１５は電荷電圧
変換部、戎は電荷電圧変換部１５のリセット回路、１３
は受光素子９の電荷をシフトレジスタ１０に移すゲート
、１４は受光素子９の電荷を１１に移すゲートをそれぞ
れ示す。
。第３図において、参照番号１１は０（３Ｄセンサ、７
は外部増幅器、８はＧＯＤセンサ１１の駆動回路をそれ
ぞれ示す。また、第４図はＣＣＤ七ンセン１内の具体的
構成を示す図である。第４図において、９は受光素子、
１０はシフトレジスタ（ＯＯＤ部分）、１５は電荷電圧
変換部、戎は電荷電圧変換部１５のリセット回路、１３
は受光素子９の電荷をシフトレジスタ１０に移すゲート
、１４は受光素子９の電荷を１１に移すゲートをそれぞ
れ示す。
本発明では各受光素９によシ、画素ライン５のａ１＋
ｅ”２＋ ａ３１・・・に対応する画像情報な光電変換
し蓄積した後にゲート１３を開くことにより、これらを
シフトレジスタ１０に移す。その後、受光素子９は画素
ライン５のす、、ｂ２．ｂ、、・・・情報ヲ蓄積スる。
ｅ”２＋ ａ３１・・・に対応する画像情報な光電変換
し蓄積した後にゲート１３を開くことにより、これらを
シフトレジスタ１０に移す。その後、受光素子９は画素
ライン５のす、、ｂ２．ｂ、、・・・情報ヲ蓄積スる。
この時、シフトレジスタ１０には駆動パルスを与えず、
ａｌ、 ａ２． Ｂ、５．・・・の情報をそのまま蓄
積させておく。受光素子９において、ｂｌ。
ａｌ、 ａ２． Ｂ、５．・・・の情報をそのまま蓄
積させておく。受光素子９において、ｂｌ。
ｂ２． ｂ、 、・・・の情報蓄積終了後に再びゲート
１３を開き、ｂｌ、ｂ２．ｂ３．・・・の情報をシフト
レジスタ１０に移す。更に画素ライン５のＣＩ 、 Ｑ
２ 、０５ 。
１３を開き、ｂｌ、ｂ２．ｂ３．・・・の情報をシフト
レジスタ１０に移す。更に画素ライン５のＣＩ 、 Ｑ
２ 、０５ 。
・・・に対しても同様にすると、シフトレジスタ１０の
各画素対応レジスタには、それぞれ、ａ１＋ｂ１＋Ｃ４
＋・・・、 ａ２＋％＋ｃ２＋・・・、・・・のように
画素ライン６方向の情報が加算（積分）される。画素ラ
イン６方向に必要回数の加算を行った後に、駆動回路８
によシフトレジスタ１０にシフト用パルスを供給し、シ
フトレジスタ１０内の情報を順時移動させると共に１ゲ
ート１４を開くことにより、電荷電圧変換部１５に情報
を蓄積していく。この時、ゲート１４を数回開く。即ち
、シフトレジスタ１０内の数レジスタ分の情報を電荷電
圧変換部１５へ移動する間、リセット回路１２を閉じて
おくと、この数レジスタ分の情報が加算（積分）される
。
各画素対応レジスタには、それぞれ、ａ１＋ｂ１＋Ｃ４
＋・・・、 ａ２＋％＋ｃ２＋・・・、・・・のように
画素ライン６方向の情報が加算（積分）される。画素ラ
イン６方向に必要回数の加算を行った後に、駆動回路８
によシフトレジスタ１０にシフト用パルスを供給し、シ
フトレジスタ１０内の情報を順時移動させると共に１ゲ
ート１４を開くことにより、電荷電圧変換部１５に情報
を蓄積していく。この時、ゲート１４を数回開く。即ち
、シフトレジスタ１０内の数レジスタ分の情報を電荷電
圧変換部１５へ移動する間、リセット回路１２を閉じて
おくと、この数レジスタ分の情報が加算（積分）される
。
仁のように、シフトレジスタ１０による加算と電荷電圧
変換部１５での加算を組み合せることにより。
変換部１５での加算を組み合せることにより。
画素ライン５，６０両方に対する情報の加算が一次元Ｃ
ＣＤセンサ内で実現できる。例えば、画素ライン５方向
に、４回、画素ライン６方向に４回の加算を行うと、第
２図におけるａｌ、 ａ２ 、 ａ５ 、 ａ４゜ｂｌ
ｌ ｂ２１ ｂ、５１ ｂ４１ Ｃ１１Ｃ２１Ｃ５＋
Ｃ４＋ ｄｊ＋ｄ２．（１３，ｄ４の計１６画素の情報
の加算が実現される。
ＣＤセンサ内で実現できる。例えば、画素ライン５方向
に、４回、画素ライン６方向に４回の加算を行うと、第
２図におけるａｌ、 ａ２ 、 ａ５ 、 ａ４゜ｂｌ
ｌ ｂ２１ ｂ、５１ ｂ４１ Ｃ１１Ｃ２１Ｃ５＋
Ｃ４＋ ｄｊ＋ｄ２．（１３，ｄ４の計１６画素の情報
の加算が実現される。
このことによシ、従来方式で改善案に示したと同様に、
画像信号のＢ／Ｈは１２ （ＩＢ改善される。この場合
には、ＯＯＤセンサ内での加算であるために、外部から
の筐わり込み雑音の影響は受けＫくい。
画像信号のＢ／Ｈは１２ （ＩＢ改善される。この場合
には、ＯＯＤセンサ内での加算であるために、外部から
の筐わり込み雑音の影響は受けＫくい。
ここで１従来の改善なしの案”と”従来の改善案および
本発明における改善案”とは対象物に対する画素寸法が
異なるように思えるが、それぞれの場合の光゛学系焦点
距離を変えるととＫより、同一解像度でｓ／Ｎを改善す
ることができる。
本発明における改善案”とは対象物に対する画素寸法が
異なるように思えるが、それぞれの場合の光゛学系焦点
距離を変えるととＫより、同一解像度でｓ／Ｎを改善す
ることができる。
発明によって生じる効果
以上説明したように、本発明の方式は、従来においては
ＣＣＤセンサ受光部での電荷蓄積量の限界で決められて
いたこのタイプのリモートセ／すの最大のの限界を、Ｃ
ＣＤセンサの駆動方法を変えることのみＫよシ、向上さ
せるものである。
ＣＣＤセンサ受光部での電荷蓄積量の限界で決められて
いたこのタイプのリモートセ／すの最大のの限界を、Ｃ
ＣＤセンサの駆動方法を変えることのみＫよシ、向上さ
せるものである。
従来の改善なしの方式と比較すると、同一量の回路によ
ル最大φを向上できる利点があシ、従来の改善案と比較
すると、ＣＣＤセンサ外部の加算器やメモリなしに同一
以上のＳ／Ｎ改善が可能となる利点がある。
ル最大φを向上できる利点があシ、従来の改善案と比較
すると、ＣＣＤセンサ外部の加算器やメモリなしに同一
以上のＳ／Ｎ改善が可能となる利点がある。
第１図は従来におけるこの種装置の改善案のブロック図
、第２図は画像の画素配列を示す図、第３図は本発明の
一実施例を示すＣＣＤと周辺回路を示すブロック図、第
４図は本発明の主要部であ′るＯＣＤセンサ機能ブロッ
ク図である。 １．１１・・・ＣＣＤセンサ、２・・・ＣＣＤセンサ列
方向の画素信号加算器、３・・・メモリ、４１・・ＯＯ
，Ｄセンサ列と垂直方向の画素信号加算器、５・・・画
像横方向（加算器２の積分方向と同じ）の画像ライン、
６・・・画像縦方向（加算器４の積分方向と同じ）の画
素ライン、７・・・外部増幅器、８・・・ＣＣＤセン？
１１の駆動回路、９・・・受光素子、１０・・・シフト
レジスタ（ＣＣＤ部分）、１５・・・電荷電圧変換部、
１２・・・電荷電圧変換部１５のリセット回路、１３・
・・受光素子９の電荷をシフトレジスタ１０に移すゲー
ト、１４・・・受光素子９の電荷を電荷電圧変換部１５
ＶＣ移すゲート特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１ 図 第２図 第３図
、第２図は画像の画素配列を示す図、第３図は本発明の
一実施例を示すＣＣＤと周辺回路を示すブロック図、第
４図は本発明の主要部であ′るＯＣＤセンサ機能ブロッ
ク図である。 １．１１・・・ＣＣＤセンサ、２・・・ＣＣＤセンサ列
方向の画素信号加算器、３・・・メモリ、４１・・ＯＯ
，Ｄセンサ列と垂直方向の画素信号加算器、５・・・画
像横方向（加算器２の積分方向と同じ）の画像ライン、
６・・・画像縦方向（加算器４の積分方向と同じ）の画
素ライン、７・・・外部増幅器、８・・・ＣＣＤセン？
１１の駆動回路、９・・・受光素子、１０・・・シフト
レジスタ（ＣＣＤ部分）、１５・・・電荷電圧変換部、
１２・・・電荷電圧変換部１５のリセット回路、１３・
・・受光素子９の電荷をシフトレジスタ１０に移すゲー
ト、１４・・・受光素子９の電荷を電荷電圧変換部１５
ＶＣ移すゲート特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１ 図 第２図 第３図
Claims (1)
- 一方向を一次元ＣＣＤセンサの電子走査、これと垂直
方向をミラー等による機械的走査または衛星等の移動に
よる走査をそれぞれ使つて二次元像を得るリモートセン
サにおいて、機械的走査または移動による走査方向の各
画素を各画素に対応するアナログレジスタで積分し、電
子走査方向はＣＣＤセンサの出力段電荷電圧変換部で複
数画素データを積分することを特徴としたＣＣＤセンサ
使用リモートセンサの高Ｓ／Ｎ化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138642A JPS6118272A (ja) | 1984-07-04 | 1984-07-04 | Ｃｃｄセンサ使用リモ−トセンサの高ｓ／ｎ化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138642A JPS6118272A (ja) | 1984-07-04 | 1984-07-04 | Ｃｃｄセンサ使用リモ−トセンサの高ｓ／ｎ化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118272A true JPS6118272A (ja) | 1986-01-27 |
Family
ID=15226778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59138642A Pending JPS6118272A (ja) | 1984-07-04 | 1984-07-04 | Ｃｃｄセンサ使用リモ−トセンサの高ｓ／ｎ化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118272A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51138321A (en) * | 1975-05-26 | 1976-11-29 | Nec Corp | Solid state image pickup device |
| JPS5939177A (ja) * | 1982-08-28 | 1984-03-03 | Hitachi Ltd | 固体撮像装置の駆動方法 |
| JPS5964978A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | 電子走査撮像方式 |
-
1984
- 1984-07-04 JP JP59138642A patent/JPS6118272A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51138321A (en) * | 1975-05-26 | 1976-11-29 | Nec Corp | Solid state image pickup device |
| JPS5939177A (ja) * | 1982-08-28 | 1984-03-03 | Hitachi Ltd | 固体撮像装置の駆動方法 |
| JPS5964978A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | 電子走査撮像方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6839452B1 (en) | Dynamically re-configurable CMOS imagers for an active vision system | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| EP0862829B1 (en) | An image sensor with high dynamic range linear output | |
| US4532548A (en) | Resolution enhancement and zoom | |
| KR101317272B1 (ko) | 색상 보간을 위한 감소된 라인 메모리를 갖는 고명암비 이미지 센서 | |
| US5926214A (en) | Camera system and associated method for removing reset noise and fixed offset noise from the output of an active pixel array | |
| US6873442B1 (en) | Method and system for generating a low resolution image from a sparsely sampled extended dynamic range image sensing device | |
| EP0977426A1 (en) | Active pixel sensor with shared row timing signals | |
| US20020100862A1 (en) | Multiplexed and pipelined column buffer for use with an array of photo sensors | |
| JP2006197393A (ja) | 固体撮像装置、カメラ、及び固体撮像装置の駆動方法 | |
| CN106454141A (zh) | 实施堆叠芯片高动态范围图像传感器的方法及系统 | |
| EP0861005A2 (en) | One-chip color camera capable of restricting unwanted false color signal | |
| JPS631170A (ja) | 固体撮像装置 | |
| US20170324913A1 (en) | Image sensor combining high dynamic range techniques | |
| US8139132B2 (en) | Solid-state imaging apparatus and driving method for solid-state imaging apparatus | |
| US7457486B2 (en) | Imaging device | |
| US6323901B1 (en) | Single CCD type color camera having high resolution and capable of restricting generation of ghost color | |
| US6542429B2 (en) | Method of controlling line memory | |
| US6339213B2 (en) | Solid state imaging device and method for driving the same | |
| JPS6118272A (ja) | Ｃｃｄセンサ使用リモ−トセンサの高ｓ／ｎ化方式 | |
| JP4551588B2 (ja) | 撮像装置および撮像システム | |
| JP2994394B2 (ja) | 固体撮像素子 | |
| JPS5843671A (ja) | フレ−ム・トランスフア型撮像素子 | |
| JP3041276B2 (ja) | 固体撮像素子の位置合わせ方法 | |
| JP2705158B2 (ja) | イメージセンサ装置 |