JPS61182342A - Data transmitter - Google Patents

Data transmitter

Info

Publication number
JPS61182342A
JPS61182342A JP2220685A JP2220685A JPS61182342A JP S61182342 A JPS61182342 A JP S61182342A JP 2220685 A JP2220685 A JP 2220685A JP 2220685 A JP2220685 A JP 2220685A JP S61182342 A JPS61182342 A JP S61182342A
Authority
JP
Japan
Prior art keywords
data
signal
output
transmitting device
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2220685A
Other languages
Japanese (ja)
Inventor
Yoshio Nishi
西 世志夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2220685A priority Critical patent/JPS61182342A/en
Publication of JPS61182342A publication Critical patent/JPS61182342A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To attain efficient signal transmission between a data transmitter and a data receiver by providing a data generating means, an output data storage means, a time count means and a data output means. CONSTITUTION:An address and data in pairs in a signal generated from the data generating means 10 are stored in an output data storage means 11. The time count means 12 counts a prescribed time, outputs overflow flag, by which an interruption start means 13 outputs an interruption start signal to the data output means 16. The data count means 14 counts the data or signal outputted from the data output means 16 and outputs a coincidence signal when the count reaches a number stored in the output data storage means 11. The data output means 16 starts outputting a signal in the output data storage means 11 by using the interruption start signal from the interruption start means 13 and completes the output by using an interruption release signal from an interruption release means 15.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器などでの非同期動作の信号処理装置
間に於いて、複数チャンネル用の複数の制御信号を効率
的に転送するデータ送信装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a data transmitting device that efficiently transfers a plurality of control signals for a plurality of channels between asynchronously operating signal processing devices in electronic musical instruments and the like. It is something.

従来の技術 近年、電子楽器は、その制御をディジタル信号によって
行なうようになり、制御装置や楽音発生装置等の信号処
理装置間でディジタル信号の送受信を行なうようになっ
た。従来、非同期動作の信号処理装置間での信号送受信
を行なう時は、1バイトの信号を転送するごとに、デー
タ送信装置がデータ受信装置へ割込処理を要求していた
2. Description of the Related Art In recent years, electronic musical instruments have come to be controlled by digital signals, and digital signals have come to be transmitted and received between signal processing devices such as control devices and musical tone generators. Conventionally, when transmitting and receiving signals between asynchronously operating signal processing devices, the data transmitting device requests interrupt processing to the data receiving device every time a 1-byte signal is transferred.

以下図面を参照しながら、上述した従来のデー夕送信装
置の一例について説明する。
An example of the above-mentioned conventional data transmitting device will be described below with reference to the drawings.

第4図、第5図は、従来のデータ送信装置のブロック図
とそのタイミング図を示すものである。
FIG. 4 and FIG. 5 show a block diagram of a conventional data transmitting device and its timing diagram.

第4図に於いて、4Qはデータ生成手段、41はデータ
出力手段、42は割込要求手段、43は識別信号出力手
段である。
In FIG. 4, 4Q is data generation means, 41 is data output means, 42 is interrupt request means, and 43 is identification signal output means.

データ出力手段41は、データ生成手段40の生成した
信号を、データ受信装置へ出力する。
The data output means 41 outputs the signal generated by the data generation means 40 to the data reception device.

割込要求手段42は、データ出力手段41が信号を出力
するごとに、上記データ受信装置への割込要求信号をセ
ットし、上記データ受信装置からの割込解除要求信号に
よって、上記割込要求信号をリセットする。
The interrupt request means 42 sets an interrupt request signal to the data receiving device every time the data output means 41 outputs a signal, and responds to the interrupt request signal from the data receiving device. Reset the signal.

識別信号出力手段43は、データ出力手段41が出力す
る信号が、アドレスかデータかを識別する信号を出力す
る。
The identification signal output means 43 outputs a signal that identifies whether the signal output by the data output means 41 is an address or data.

発明が解決しようとする問題点 しかしながら上記のような構成では、データ送信装置と
データ受信装置とが非同期のまま信号のやり取りを行な
うだめ、信号ごとに割込転送を行なう必要があり、複数
の信号を転送するには大きな時間がかかっていた。
Problems to be Solved by the Invention However, in the above configuration, the data transmitting device and the data receiving device must exchange signals asynchronously, so it is necessary to perform interrupt transfer for each signal. It was taking a long time to transfer.

問題点を解決するための手段 上記問題点を解決するために本発明のデータ送信装置は
、信号を生成するデータ生成手段と、その生成した信号
を記憶する出力データ記憶手段と、時間計数手段と、そ
の時間計数手段の計数する所定の時間に、上記出力デー
タ記憶手段中の信号を含む複数の信号を出力するデータ
出力手段という構成を備えたものである。
Means for Solving the Problems In order to solve the above problems, the data transmitting device of the present invention includes a data generation means for generating a signal, an output data storage means for storing the generated signal, and a time counting means. and a data output means for outputting a plurality of signals including the signal in the output data storage means at a predetermined time counted by the time counting means.

作用 本発明は上記した構成によって、データ生成手段で生成
された信号のアドレスとデータとのペア信号を、出力デ
ータ記憶手段へ記憶し、時間計数手段の計数する所定の
時間に、上記記憶した信号を連続して転送でき、データ
送信装置とデータ受信装置との間の信号転送が効率的に
行なえる。
According to the above-described structure, the present invention stores the pair signal of the address and data of the signal generated by the data generation means in the output data storage means, and outputs the stored signal at a predetermined time counted by the time counting means. can be transferred continuously, and signals can be efficiently transferred between the data transmitting device and the data receiving device.

実施例 以下本発明の一実施例のデータ送信装置について、図面
を参照しながら説明する。
Embodiment Hereinafter, a data transmitting device according to an embodiment of the present invention will be described with reference to the drawings.

第1図、第2図は、本発明の第1の実施例に於けるデー
タ送信装置のブロック図とそのタイミング図である。
1 and 2 are a block diagram and a timing diagram of a data transmitting device in a first embodiment of the present invention.

第1図において、1oはデータ生成手段、11は出力デ
ータ記憶手段、12は時間計数手段、13は割込開始手
段、14はデータ計数手段、15は割込解除手段、16
はデータ出力手段、17は同期信号出力手段、18は割
込要求手段である。
In FIG. 1, 1o is a data generation means, 11 is an output data storage means, 12 is a time counting means, 13 is an interrupt starting means, 14 is a data counting means, 15 is an interrupt canceling means, 16
17 is a data output means, 17 is a synchronization signal output means, and 18 is an interrupt request means.

データ生成手段1oの生成した信号のアドレスとデータ
のベアは、出力データ記憶手段11へ記憶される。
The address of the signal and the data bare generated by the data generation means 1o are stored in the output data storage means 11.

時間計数手段12は所定時間を計数し、オーバー、フロ
ー、フラグを出力し、そのフラグにより割込開始手段1
3がデータ出力手段17へ割込開始信号を出力する。
The time counting means 12 counts a predetermined time and outputs an over, flow, and flag, and depending on the flag, the interrupt starting means 1
3 outputs an interrupt start signal to the data output means 17.

データ計数手段14はデータ出力手段17から出力され
るデータまたは信号を計数し、出力データ記憶手段11
中に記憶した個数になると一致信号を出力する。
The data counting means 14 counts the data or signals output from the data output means 17, and counts the data or signals outputted from the output data storage means 11.
When the number stored in the memory is reached, a match signal is output.

データ出力信号17は出力データ記憶手段11中の信号
を、割込開始手段13からの割込開始信号によって出力
開始し、割込解除手段15からの割込解除信号によって
出力を終了する。
The data output signal 17 starts outputting the signal in the output data storage means 11 in response to an interrupt start signal from the interrupt start means 13, and ends in response to an interrupt release signal from the interrupt release means 15.

割込要求手段18はデータ出力手段17から信号が出力
開始される時に、接続されている複数の受信装置のうち
の任意の1つあるいは同時にいくつかの受信装置に対し
て、各割込要求信号をセットして、各受信装置からの割
込解除要求手段によって各割込要求信号をリセットする
When the data output means 17 starts outputting a signal, the interrupt request means 18 sends each interrupt request signal to any one of the plurality of connected receiving devices or to several receiving devices at the same time. is set, and each interrupt request signal is reset by the interrupt release request means from each receiving device.

同期信号出力手段19はデータ出力手段17から信号が
出力されるごとに反転する同期信号を出力する。
The synchronization signal output means 19 outputs a synchronization signal that is inverted every time a signal is output from the data output means 17.

第2図は、第1の実施例において信号送信を行なう時の
内部タイミングと、信号の入出力タイミングを表わす図
である。
FIG. 2 is a diagram showing internal timing when transmitting signals and signal input/output timing in the first embodiment.

第3図は、本発明の第1の実施例におけるデータ送信装
置を2つのデータ受信装置に接続した場合のブロック図
である。
FIG. 3 is a block diagram when the data transmitting device according to the first embodiment of the present invention is connected to two data receiving devices.

第6図、第7図はそれぞれ本発明の第2の実施例におけ
るデータ送信装置のブロック図とタイミング図である。
FIG. 6 and FIG. 7 are a block diagram and a timing diagram, respectively, of a data transmitting device in a second embodiment of the present invention.

第6図において、60,61.62はマイクロコンピュ
ータ(以後マイコンという)、63はアドレス9ラツチ
、64はデータ、ラッチ、65はデコーダ、66はD−
フリップフロップ、67゜68ばS、R−7リツプフロ
ソプである。
In FIG. 6, 60, 61, and 62 are microcomputers (hereinafter referred to as microcomputers), 63 is an address 9 latch, 64 is a data latch, 65 is a decoder, and 66 is a D-
Flip-flop, 67°68S, R-7 flip-flop.

マイコン6oは、データ生成手段、出力データ記憶手段
、時間計数手段、割込開始手段、データ計数手段、割込
解除手段をマイコン内部でソフトウェア的に行なってい
る。
The microcomputer 6o implements a data generation means, an output data storage means, a time counting means, an interrupt starting means, a data counting means, and an interrupt canceling means within the microcomputer using software.

アドレス、ラッチ63とD−フリップフロップ64とに
よって同期信号出力手段、アドレス、ラッチ63とS、
R−フリップフロップ67 、68とによって割込要求
手段をマイコン外で実現している。
Address, latch 63 and D-flip-flop 64 provide synchronization signal output means, address, latch 63 and S,
The R-flip-flops 67 and 68 realize an interrupt requesting means outside the microcomputer.

マイコン61.62は、2つの受信装置として使用して
いる。
Microcomputers 61 and 62 are used as two receiving devices.

第7図は、第2の実施例において、信号転送を行なう時
の内部タイミングと、信号の入出力タイミングを表わし
ている。
FIG. 7 shows the internal timing at the time of signal transfer and the input/output timing of signals in the second embodiment.

マイコンのバス出カフoでは、アドレスやデータなどの
信号に、それぞれサブ、アドレスをつけて出力しており
、そのサブ、アドレスによって同期信号や、割込要求信
号が生成される。
The bus output port of the microcomputer outputs signals such as addresses and data with sub addresses attached to them, and synchronization signals and interrupt request signals are generated depending on the sub addresses.

以上のように本実施例によれば、マイコンがアドレスや
データなどの信号に、それぞれサブ、アドレスをつけて
出力することによって、同期信号出力手段や割込要求手
段を一元的に制御することができる。
As described above, according to this embodiment, the microcomputer outputs signals such as addresses and data with sub addresses attached to them, so that the synchronization signal output means and the interrupt request means can be centrally controlled. can.

なお、第1の実施例では、データ出力手段の出力信号は
、信号個数を定義する信号とアドレス。
In the first embodiment, the output signals of the data output means include a signal defining the number of signals and an address.

データのベアの信号で構成したが、アドレスとデータの
ベア信号と転送終了を定義する信号で構成してもよい。
Although it is configured with a data bare signal, it may also be configured with an address, a data bare signal, and a signal that defines the end of transfer.

第2の実施例では、割込要求信号と同期信号とはマイコ
ン外で生成しだが、マイコン内においてソフトウェア的
に生成し、ポートから直接出力してもよい。
In the second embodiment, the interrupt request signal and the synchronization signal are generated outside the microcomputer, but they may also be generated using software within the microcomputer and output directly from the port.

発明の効果 以上のように本発明は、データ生成手段と、出力データ
記憶手段と、時間計数手段と、データ出力手段とを設け
ることにより、生成された信号を記憶し、所定の時間に
連続して信号を転送することができ、データ送信装置と
データ受信装置との間の信号転送が効率的に行なえる。
Effects of the Invention As described above, the present invention stores the generated signal and continuously outputs it at a predetermined time by providing the data generation means, the output data storage means, the time counting means, and the data output means. Therefore, signals can be transferred efficiently between the data transmitting device and the data receiving device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例におけるデータ送信装置
のブロック図、第2図は第1図のデータ送信装置のタイ
ミング図、第3図は第1図のデータ送信装置とデータ受
信装置との接続を表わすブロック図、第4図は従来のデ
ータ送信装置のブロック図、第5図は第4図のデータ送
信装置のタイミング図、第6図は本発明の第2実施例に
おけるデータ送信装置のブロック図、第7図は第6図の
データ送信装置のタイミング図である。 1o・・・・・・データ生成手段、11・・・・・・出
力データ記憶手段、12・・・・・・時間計数手段、1
3・・・・・・割込開始手段、14・・・・・・データ
計数手段、16・・・・・・割込解除手段、16・・・
・・・データ出力手段、17・・・・・・同期信号出力
手段、18・・・・・・割込要求手段。 第1図 113図 第 4 悶 デ°−ダ噛(う盲タシ膏
FIG. 1 is a block diagram of a data transmitting device in a first embodiment of the present invention, FIG. 2 is a timing diagram of the data transmitting device of FIG. 1, and FIG. 3 is a data transmitting device and a data receiving device of FIG. 1. 4 is a block diagram of a conventional data transmitting device, FIG. 5 is a timing diagram of the data transmitting device of FIG. 4, and FIG. 6 is a data transmission diagram in the second embodiment of the present invention. A block diagram of the device, FIG. 7 is a timing diagram of the data transmitting device of FIG. 1o... Data generation means, 11... Output data storage means, 12... Time counting means, 1
3... Interrupt starting means, 14... Data counting means, 16... Interrupt canceling means, 16...
. . . data output means, 17 . . . synchronization signal output means, 18 . . . interrupt request means. Figure 1 113 Figure 4

Claims (4)

【特許請求の範囲】[Claims] (1)信号を生成するデータ生成手段と、その生成した
信号を記憶する出力データ記憶手段と、時間計数手段と
、その時間計数手段の計数する所定の時間に、上記出力
データ記憶手段中の信号を含む複数の信号を出力するデ
ータ出力手段とを有することを特徴とするデータ送信装
置。
(1) A data generation means for generating a signal, an output data storage means for storing the generated signal, a time counting means, and a signal stored in the output data storage means at a predetermined time counted by the time counting means. 1. A data transmitting device comprising: data output means for outputting a plurality of signals including:
(2)出力データ記憶手段は、時間計数手段の計数する
所定の時間内に、データ生成手段の生成する信号のアド
レスとデータのペアを記憶することを特徴とする特許請
求の範囲第1項記載のデータ送信装置。
(2) The output data storage means stores the address and data pair of the signal generated by the data generation means within a predetermined time counted by the time counting means. data transmission device.
(3)データ出力手段は、時間計数手段の計数する所定
の時間に、出力データ記憶手段中の1組以上のアドレス
とデータとのペアの信号と、転送終了を指定する1個以
上のパラメータとを出力することを特徴とする特許請求
の範囲第1項記載のデータ送信装置。
(3) The data output means outputs a signal of one or more pairs of addresses and data in the output data storage means and one or more parameters specifying the end of the transfer at a predetermined time counted by the time counting means. The data transmitting device according to claim 1, wherein the data transmitting device outputs the following.
(4)パラメータは、転送する信号個数、転送するペア
信号組数などの信号数、または、転送終了を定義する信
号であることを特徴とする特許請求の範囲第3項記載の
データ送信装置。
(4) The data transmitting device according to claim 3, wherein the parameter is the number of signals to be transferred, the number of signals such as the number of pair signals to be transferred, or a signal that defines the end of transfer.
JP2220685A 1985-02-07 1985-02-07 Data transmitter Pending JPS61182342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2220685A JPS61182342A (en) 1985-02-07 1985-02-07 Data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2220685A JPS61182342A (en) 1985-02-07 1985-02-07 Data transmitter

Publications (1)

Publication Number Publication Date
JPS61182342A true JPS61182342A (en) 1986-08-15

Family

ID=12076317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2220685A Pending JPS61182342A (en) 1985-02-07 1985-02-07 Data transmitter

Country Status (1)

Country Link
JP (1) JPS61182342A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483553A (en) * 1993-07-02 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Serial data transfer apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758427A (en) * 1980-09-25 1982-04-08 Nec Corp Time division multidimensional connector
JPS57136833A (en) * 1981-02-17 1982-08-24 Sony Corp Time-division multiplex data transmitting method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758427A (en) * 1980-09-25 1982-04-08 Nec Corp Time division multidimensional connector
JPS57136833A (en) * 1981-02-17 1982-08-24 Sony Corp Time-division multiplex data transmitting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483553A (en) * 1993-07-02 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Serial data transfer apparatus

Similar Documents

Publication Publication Date Title
KR920006858A (en) Method and device for optimizing bus arbitration during direct memory access data transmission
JP2815304B2 (en) Method for transmitting a high-speed digital data flow over a plurality of independent digital communication channels
JPS61182342A (en) Data transmitter
AU6672681A (en) Data transmission
JPS58107743A (en) Data transfer system
JPS6213706B2 (en)
JPS61184945A (en) Data transmitter
JPS61184946A (en) Data transmitter
JPS63155249A (en) Inter-equipment communication system
RU1784989C (en) Computer and periphery line conjugating device
JP2758752B2 (en) Common bus contention arbitration method
JP2582184B2 (en) Data transfer control device
SU815722A1 (en) Interface
JP3055992B2 (en) Data transmission system
JPS6117425B2 (en)
SU1019427A1 (en) Digital computer interface device
KR920004415B1 (en) A circuit and a method for transfering data
JP2773637B2 (en) Line test pulse generator
JPS62280953A (en) Processing request generator
JPS61196349A (en) Common bus control system
JPH03840B2 (en)
JPH03252848A (en) Variable bus width designation/information reception system for split bus
JPH0374751A (en) Input/output controller
JPH0223104B2 (en)
JPH04242464A (en) Bus acquisition system