JPS61181988A - Medium passage detection system - Google Patents
Medium passage detection systemInfo
- Publication number
- JPS61181988A JPS61181988A JP60021416A JP2141685A JPS61181988A JP S61181988 A JPS61181988 A JP S61181988A JP 60021416 A JP60021416 A JP 60021416A JP 2141685 A JP2141685 A JP 2141685A JP S61181988 A JPS61181988 A JP S61181988A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- sensor output
- information
- sensor
- arithmetic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Geophysics And Detection Of Objects (AREA)
- Controlling Sheets Or Webs (AREA)
- Conveying Record Carriers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は媒体搬送路に設けたセンサからの出力信号によ
シ媒体の有無を検知する方式に係夛、とくにノイズ、チ
ャタリングに強く応答の速い媒体通過検知方式に関する
ものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for detecting the presence or absence of a medium based on an output signal from a sensor provided on a medium conveyance path, and is particularly concerned with a method that is highly responsive to noise and chattering. This invention relates to a fast medium passage detection method.
従来、取引装置等においては、第2図(α)に示すよう
に、紙幣搬送路に設けたセンサ2によシ通過する紙幣1
を検知し、該センサ出力を0PU3のボートに入力し、
CPU3によるノイズおよびチャタリングによるセンサ
出力の乱れを調べて紙幣通過を検知している。通常セン
サ出力は同図(b)に示すように前端部にノイズ、チャ
タリングによる不安定部■が生ずるからこれを一定の条
件を設定して除外し安定部@カニ所定長あるか否かで判
定する。Conventionally, in transaction devices and the like, as shown in FIG.
Detects and inputs the sensor output to the boat of 0PU3,
The passage of banknotes is detected by checking disturbances in the sensor output due to noise and chattering caused by the CPU 3. Normally, in the sensor output, as shown in the same figure (b), an unstable part (■) occurs at the front end due to noise and chattering, so this is excluded by setting certain conditions and the determination is made by whether or not there is a stable part @ crab of a predetermined length. do.
同図(6)はCPUによる検知方法を示す流れ図である
。FIG. 6 (6) is a flowchart showing the detection method by the CPU.
すなわち、検知用のカウンタをリセットし、センサ出力
が不安定ならばリセットを繰シ返し、安定後カウントし
所定回数に達したことを確認(OK)して検知されたも
のとする。That is, a detection counter is reset, and if the sensor output is unstable, the reset is repeated, and after stabilization, the counter is counted and confirmed (OK) that it has reached a predetermined number of times, and it is assumed that the sensor output has been detected.
上記流れ図に示すように、OPUによる検知方法では一
定数のサンプリング回数だけ安定値を保つ方式であるた
め、一定数のサンプリング回数に満たないうちに、何等
かの原因でセンサか変化すると、その都度検知カウンタ
がリセットし再スタートするから、検知に時間がかかる
場合が起る。紙幣等媒体の場合には、前端部検出時ある
一定時間のサンプリング回数が殆どオンであシ、そのう
ちにチャタリング等のため僅かのオフがあったとしても
、これは明かに紙幣の入力であると判断することが可能
である。As shown in the flowchart above, the OPU detection method maintains a stable value for a certain number of sampling times, so if the sensor changes for some reason before the fixed number of sampling times is reached, the sensor value will change each time. Since the detection counter is reset and restarted, detection may take some time. In the case of a medium such as a banknote, even if the number of samplings during a certain period of time is mostly on when the front edge is detected, and there is a slight off due to chattering etc., this is clearly an input of a banknote. It is possible to judge.
本発明の目的は、媒体通過検知時のノイズやチャタリン
グを無視できるようにした媒体通過検知方式を提供する
ことにある。An object of the present invention is to provide a medium passage detection method that makes it possible to ignore noise and chattering during medium passage detection.
前記目的を達成するため、本発明の媒体通過検知方式は
搬送路に設けたセンサからの出力信号を複数ビットのシ
フトレジスタに入力し、該シフトレジスタでサンプリン
グによシシ7トさ九た一定時間の出力状態を演算回路に
送り、該演算回路で前記センサ出力が変化した際のシフ
トレジスタからの情報のオンまたはオフの比率が所定値
を超えたことを判定し、媒体通過の有無を検知すること
を特徴とするものである。In order to achieve the above object, the medium passage detection method of the present invention inputs the output signal from the sensor provided on the conveyance path to a multi-bit shift register, and performs sampling in the shift register for a fixed period of time. The output state of the sensor is sent to an arithmetic circuit, and the arithmetic circuit determines whether the ratio of on or off of information from the shift register when the sensor output changes exceeds a predetermined value, and detects whether or not the medium is passing. It is characterized by this.
上記の構成によシ、センサ出力をカウンタでなくシフト
レジスタに入れることによシ、後述するようにノイズや
センサ割れには応答しない。そしてセンサ出力が変化し
た際の出力状態をサンプルして演算回路に渡す。演算回
路ではオンオフの比率が所定値を超えたことを判定して
媒体の通過の検知信号をCPUに送る。このように短時
間のノイズやセンサ割れに対しては応答時間の遅いシフ
トレジスタによシ対処し、チャタリングに対してはシフ
トレジスタの出力状態を演算回路に送り、僅かのオフが
あっても殆どオンであることと判定する多数決方法によ
り解決する。このようにして媒体の前端部におけるノイ
ズやチャタリングの影響をなくし速い通過検出の応答が
可能となる。With the above configuration, by inputting the sensor output into a shift register instead of a counter, it does not respond to noise or sensor cracking, as will be described later. Then, the output state when the sensor output changes is sampled and passed to the arithmetic circuit. The arithmetic circuit determines that the on/off ratio exceeds a predetermined value and sends a medium passage detection signal to the CPU. In this way, we use a shift register with a slow response time to deal with short-term noise and sensor cracks, and to deal with chattering, we send the output status of the shift register to the arithmetic circuit, so that even if there is a slight turn-off, it will be ignored. The solution is to use a majority voting method that determines that it is on. In this way, the effects of noise and chatter at the front end of the medium are eliminated, and a fast passage detection response is possible.
第1図は本発明の実施例の構成説明図でちる。 FIG. 1 is an explanatory diagram of the configuration of an embodiment of the present invention.
間諜おいて、センサ出力をシフトレジスタ11に入力す
る。At the same time, the sensor output is input to the shift register 11.
シフトレジスタはたとえば7ビツトのシフト機能をもち
クロックによシ順次シフトされる。この場合、シフトレ
ジスタの応答特性は比較的遅いから、同図(b)■に示
す極めて短時間のノイズや同図(b)■のセンサ割れと
称するセンサ出力の瞬時のダウンには応答しない。しか
しチャタリング波形では応答する場合が考えられる。従
ってこのチャタリング波形を含めたサンプリングが行な
われ、7ビツトの出力状態が順次演算回路12に送られ
る。演算回路12では、センサ出力が変化した際の一定
時間の出力情報を演算し、所定値以上ならば多数決方法
により紙幣のある状態と判定し、ONを入力1としてフ
リップ7tzツブ(FF)13のJ端子に、紙幣のない
状態ではOFFを入力2としてそのに端子に送り、FF
13よ、90PU14へ情報を渡す。The shift register has, for example, a 7-bit shift function and is sequentially shifted by a clock. In this case, since the response characteristic of the shift register is relatively slow, it does not respond to very short-term noise shown in FIG. However, there may be a case where a response occurs with a chattering waveform. Therefore, sampling including this chattering waveform is performed, and the 7-bit output state is sequentially sent to the arithmetic circuit 12. The arithmetic circuit 12 calculates the output information for a certain period of time when the sensor output changes, and if it is equal to or greater than a predetermined value, it is determined by majority voting that there is a banknote, and with ON as input 1, the flip 7tz knob (FF) 13 is activated. When there is no banknote in the J terminal, send OFF as input 2 to that terminal, and FF
13, pass the information to 90PU14.
0PU14ではこの情報によシ検知カウンタをカウント
し、所定回数を確認し紙幣通過を判定する。The 0PU 14 counts the bill detection counter based on this information, checks a predetermined number of times, and determines whether the bill has passed.
以上説明したように、本発明によれば、紙幣等の媒体検
知時に、センサ出力をシフトレジスタに入れることによ
シノイズやセンサ割れには応答しない。そしてチャタリ
ングに対しては、シフトレジスタの出力状態をサンプル
して演算回路に渡し、多数決方法で判定することKよシ
、媒体通過を検知することができる。このようにして、
ノイズやセンサ割れに関係なく、さらにチャタリングに
対しても繰返しリセットすることがなくなり速い応答性
をもたせることができる。As described above, according to the present invention, when detecting a medium such as a banknote, the sensor output is input to the shift register, thereby not responding to noise or sensor cracking. As for chattering, passing of the medium can be detected by sampling the output state of the shift register, passing it to an arithmetic circuit, and making a decision using a majority voting method. In this way,
Regardless of noise or sensor cracking, there is no need to repeatedly reset against chattering, and fast response can be achieved.
(α)〜(6)は従来例の構成、動作の説明図であシ、
図中、11はシフトレジスタ、12は演算回路、13は
フリップフロップ、14はCPUを示す。(α) to (6) are explanatory diagrams of the configuration and operation of the conventional example.
In the figure, 11 is a shift register, 12 is an arithmetic circuit, 13 is a flip-flop, and 14 is a CPU.
Claims (1)
のシフトレジスタに入力し、該シフトレジスタでサンプ
リングによりシフトされた一定時間の出力状態を演算回
路に送り、該演算回路で前記センサ出力が変化した際の
シフトレジスタからの情報のオンまたはオフの比率が所
定値を超えたことを判定し、媒体通過の有無を検知する
ことを特徴とする媒体通過検知方式。The output signal from the sensor provided on the medium transport path is input to a multi-bit shift register, and the output state shifted by sampling in the shift register for a certain period of time is sent to an arithmetic circuit, and the sensor output changes in the arithmetic circuit. A medium passage detection method characterized by determining whether the on/off ratio of information from a shift register exceeds a predetermined value and detecting whether or not a medium has passed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60021416A JPS61181988A (en) | 1985-02-06 | 1985-02-06 | Medium passage detection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60021416A JPS61181988A (en) | 1985-02-06 | 1985-02-06 | Medium passage detection system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61181988A true JPS61181988A (en) | 1986-08-14 |
Family
ID=12054405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60021416A Pending JPS61181988A (en) | 1985-02-06 | 1985-02-06 | Medium passage detection system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61181988A (en) |
-
1985
- 1985-02-06 JP JP60021416A patent/JPS61181988A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61181988A (en) | Medium passage detection system | |
US5652532A (en) | Frequency difference detection apparatus | |
JPS5878239A (en) | Operation controlling circuit | |
JP3736079B2 (en) | Seismic device | |
JPS6339069A (en) | Periodical interruption informing method for digital input/output controller | |
JP2601509Y2 (en) | Detector chattering prevention device | |
JPH07212350A (en) | Random input pulse holding/synchronizing reading circuit and random input data holding/synchronizing reading circuit | |
JP3090069B2 (en) | Control device | |
JPS5878300A (en) | Status detector | |
JPH0746275A (en) | Data discrimination method by pulse width | |
KR890004415B1 (en) | Received data processing method of infrared signal | |
JP2666690B2 (en) | Asynchronous data transmission method and apparatus | |
JPH033020A (en) | Recognizing/preventing circuit for hit of control line | |
JPS6270146A (en) | Device for monitoring condition of conveyance of document | |
JPS63304130A (en) | Detecting device for abnormality of rolling bearing for rolling mill | |
JPH01271809A (en) | Input abnormality detector for control pulse signal | |
KR910015987A (en) | Burst Error Correction Circuit and Method | |
JPH04336651A (en) | Command overrun detecting circuit for magnetic disk controller | |
JPH029251A (en) | Framing error status circuit | |
JPH0784814A (en) | Error detecting device of computer | |
JPS6076608A (en) | Interval detecting apparatus of material to be carried | |
JPH0587522A (en) | Signal-detection device | |
JPH088536B2 (en) | Monitoring device input information aggregation method | |
KR980010695A (en) | The reset type determination circuit of the central processing unit | |
JPH0830906A (en) | Magnetic data read device |