JPS61177027A - デコ−ダおよびその応用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 デコーダは、多値論理の論理値を表わす電流信号または
アナログ量を表わす電流信号を、それらの値に対応する
２値論理の複数ビットの電圧信号に変換するものである
。デコーダの応用回路では、複数種類の多値論理関数の
演算が可能な多機能回路の機能が２値論理に変換された
電圧信号により選択される。

目　　　　次 （１）発明の背景 （１，１１技術分野 （１，２）従来技術 （２）発明の概要 （２１）発明の目的 （２，２）発明の構成と効果 （３）実施例の説明 （３，１）フローティング・スレシホールド・スイッチ
ング回路 （３，２）スレンホールド５ＰＤＴスイツチング回路 （３，３）デコーダ （３，４）多値論理回路 （３，４，１）ＭＡＸ回路 （３，４，２）　ＭＡＸ回路 （３，４゜３）ＭＩＮ回路 （３，４，４）　Ｍ　Ｉ　Ｎ回路 （３，５）多値論理多機能回路へのデコーダの応用例 （１）発明の背景 （１，１）技術分野 この発明は、多値論理の論理値を表わす電流信号または
アナログ量を表わす電流信号を、それらの値に対応する
２値論理の複数ビットの電圧信号に変換するデコーダ、
およびその応用回路に関する。

（１，２）従来技術 ］ンピュータをはじめとする多くのディジタル回路シス
テムの基礎となる２値論理のもついくつかの限界を補完
ないしは克服するものとして多値論理およびその演算回
路の研究が盛んに行なわれている。２値論理がＯと１の
２つの値を取扱い、２値論理回路システムで用いられる
信号がこれら２つの値に対応した２つのレベルをとるの
に対して、多値論理は３つ以上の値を取扱い、多値論理
回路シテムで用いられる信号は３つ以上のレベルをとる
。

多値論理（回路システム）は２値論理（回路シテスム）
と比較して次のような利点をもっているといわれている
。

１）０と１の間の不確定な状態の記述が可能である（た
とえば３値の場合）。

２）ＩＣ基板上の配線領域およびビン数を減少さＵるこ
とができ、実効的な集積度を高めることができる。たと
えば、６４値の場合には２値論理回路の１／６の配線領
域で足りる。

３）１０値マシンの実現によって人間と同じ論理を用い
ることが可能になるから、２値マシンで必要であったエ
ンコーダやデコーダが不要となる。

ところで、２値、多値という観点とは別に、情報処理シ
ステムで用いられる回路モードという観点からみると、
従来の回路システムは２つに分類することができる。そ
の１つは、電圧モード回路システムであり、ここでは情
報は信号電圧の大きさと極性によって表わされる。従来
の２値のディジタル回路のほとんどはこの電圧モードの
ものであり、電圧モードのいくつかの多値論理回路も報
告されている。他の１つは電流モード回路システムであ
り、ここでは情報は信号電流の大きさと向きによって表
わされる。

電流モードの回路は、単にラインを結線するだけで、加
、減算を達成することができるという大きな特長をもっ
ている。

たとえば１２１回路はこの電流モード回路のカテゴリー
に属し、供給電圧が低い、遅延時間／電力の積が小さい
、高密度集積化が可能で■ＬＳＩに適している等の特長
をもっている。

１２１回路の多値論理システムへの応用も報告されてい
る。たとえば、Ｔ、Ｔｉｃｈ　Ｄａｏ。

”Ｔｈｒｅｓｈｏｌｄ　　Ｉ２Ｌ　　ａｎｄ　　Ｉｔｓ
　Ａｐｐｌｉｃａｔｉｏｎｔｏ　　Ｂｉｎａｒｙ　　Ｓ
ｙｍｍｅｔｒｉｃ　　ＦｕｎＣｔｉＯｎＳ　　ａｎｄＨ
ｕｌｔｉｖａｌｕｅｄ　　Ｌｏｇｉｃ”、　　ＩＥＥＥ
　　Ｊｏｕｒｎａｌｏｆ　　５ｏｌｉｄ−３ｔａｔｅ　
　Ｃ１ｒｃｕｉｔｓ、　　ｖｏｌ、５ｃ−１２゜Ｎｏ、
　５．４６３−４７２（１９７７年１０月）　　：Ｔ、
　　Ｔｉｃｈ　　Ｄａｏ。

Ｅｄｗａｒｄ　　Ｊ、　　ＨａｃＣＩｕｓｋｅｙ　　ａ
ｎｄ　　Ｌｅｗｉｓ　　に。

Ｒｕ５ｓｅｌｌ、　　”　　Ｈｕｌｔｉｖａｌｕｅｄ　
　ＩｎｔｅｇｒａｔｅｄＩｎｊｅｃｔｉＯｎ　　Ｌｏｇ
ｉｃ”、　ＩＥＥＥ　Ｔｒａｎｓ、　　Ｃ０ＩＦｌｕｔ
、。

ｖｏｌ、ｃ−２６、ＮＯ，１２，Ｄｐ、１２３３−１２
４１（１９７７年１２月）。

しかしながら、１２１回路はバイポーラ・トランジスタ
によって構成されているので、この回路で用いられる多
出力電流ミラーがエラーを生じることは不可避であり、
とくにこの多出力電流ミラーの１またはそれ以上のコレ
クタが飽和したときにはこのエラーは著しくなる。した
がって、２値論理回路システムに１２１回路を適用して
も特に支障はないとしても、多値論理とくに１０値以上
の多値論理回路システム中に１２１回路を用いることは
きわめて困難である。

このようなバイポーラ多出力電流ミラーの欠点を克服す
るものとしてＭＯ３多出力電流ミラーがある。ＮＯ８Ｆ
ＥＴを用いた回路ではエラーがほとんどなく、１０値以
上の多値論理回路システムを電流モードで構築すること
が可能である。

（２）発明の概要 （２，１）発明の目的 この発明は、このような１０値以上の多値論理回路シス
テムの実現をめざしてその基本的構成要素となるととも
に多くの応用が期待できるデコーダを提供するとともに
、デコーダの応用回路もまた提供するものである。

（２，２）発明の構成と効果 この発明によるデコーダは、入力電流信号と同じ値を表
わす複数の電流信号を生成する電流分配回路、電流分配
回路の一の出力電流と上位ビットのためのスレシホール
ド値を表わす電流とを比較して上位ビット電圧信号を発
生する上位ビットための電流比較回路、上位ビット信号
がハイ・レベル、ロウ・レベルのいずれか一方である場
合にのみ電流分配回路の他の出力電流から所定値を表わ
す電流を減算する減算回路、および減算回路の出力電流
と下位ビットのためのスレシホールド値を表わす′Ｒ流
とを比較して下位ビット電圧信号を発生する下位ビット
のための電流比較回路、を含むことを特徴とする。

このデコーダは多機能回路に応用される。すなわち、多
機能回路は、異なる機能をもつ複数の回路に共通する構
成要素と共通しない構成要素と共通しない構成要素を選
択するためのスイッチとからなり、このスイッチがデコ
ーダのビット信号により制御される。

上記のデコーダによって２Ｎ（ｉｌ！電流信号（Ｎは２
以上の整数）がＮビット２値信号に変換される。多値信
号を用いると１本のラインで多くの情報を送ることがで
きるのでライン数ライン数を減少させることが可能であ
る。この発明によるデコーダを用いることにより、多値
信号で送られてきた情報を２値信号に変換することがで
きるので、２値論理回路に多値論理で表わされる情報を
与えることが可能となり、ライン数の削減が達成される
。また、この発明によるデコーダは電流モードで動作す
るから、上記減算回路を単にラインを結線することによ
り構成することが可能であり、構成が簡素となる。さら
に、この発明によるデコーダの応用回路によると、複数
の論理回路機能を選択的に活用でき、しかも複数の異な
る機能をもつ回路の構成要素を共通に使用できるので回
路構成が簡素となる。

（３）実施例の説明 （３，１）７０−ティング・スレシホールド・スイッチ
ング回路 第１図はフローティング・スレシホールド・スイッチン
グ回路の一例を示している。フローティング・スイッチ
（１Ｆ）としてはＮチャネルＭＯ８形ＦＥＴ　（Ｎ−Ｎ
Ｏ８ＦＥＴ）が用いられており、そのドレインが電流源
（２）に、ソースが出力端子（４）にそれぞれ接続され
、サブストレートは接地されている。またこのＭＯＳＦ
ＥＴのゲートには、制御信号発生回路（Ｃ）から出力さ
れる制御電圧が印加される。スイッチ（１Ｆ）は、アー
ス（または電源）から浮いているのでフローティング・
スイッチと呼ばれる。これに対して、一端子がアース（
または電源）に接続されたスイッチをグランディト・ス
イッチという。

制御信号発生回路（Ｃ）は電流比較回路であり、Ｐチｔ
、ｌＩｚＭＯ８形ＦＥＴ（Ｐ−ＭＯＳ　　ＦＥＴ）より
なる電流ミラー（３１）とＮ−ＭＯＳ　　ＦＥＴよりな
る電流ミラー（３２）とから構成されている。ここに図
示された電流ミラーは、２つのＭＯＳ　　ＦＥＴからな
り、これらのＦＥＴのゲートが相互に接続されかつこれ
らのゲートが一方のＦＥＴのドレインに接続されること
により構成される電流ミラーと等価である。もちろんソ
ースおよびゲートを共通にして２つのＦＥＴを一基板上
に容易に集積化して作製することができる。電流ミラー
（３１）は、入力端子（３３）によってそのゲートに吐
き出し電流（８！れ出す方向の電流）１１が与えられる
と、出力側ドレインから同じ値の電８！１１を吐き出す
ように作用する。電流ミラー（３２）は、入力端子（３
４）によってそのゲートに吸い込み電流（流れ込む方向
の電？ｍ）１２が与えられると、出力側ドレインに同じ
値の電流Ｉ２を吸い込むように作用する。

電流ミラー（３１）のソースは正電源＋■口に接続され
、電流ミラー（３２）のソースは接地されている。これ
ら２つの電流ミラー（３１）（３２）の出力側ドレイン
は結節点（３５）によって相互に接続され、この結節点
（３５）が７０−ティング・スイッチ（１Ｆ）を構成す
るＭＯＳ　　ＦＥＴのゲートに接続されている。

さて、電流Ｉ　が電流Ｉ２より大きい場合には電流ミラ
ー（３１）がオンとなり、電流ミラー（３２）は吸い込
み出力電流Ｉ２を発生する。したがって、結節点（３５
）の電位はハイ・レベル（電源電圧＋ＶＤにほぼ等しい
）になる。このハイ・レベルの電圧がフローティング・
スイッチ（１Ｆ）を構成するＮ−ＭＯＳ　　ＦＥＴのゲ
ートに印加されるので、このＦＥＴはオンとなる。した
がって、電流源（２）の電流Ｊが出力電流Ｉ。とじて端
子（４）から流出される。

逆に、電流１１が電流Ｉ２よりも小さい場合には、電流
ミラー（３２）がオンとなり、電流ミラー　（３１）は
吐き出し出力電流■１を発生する。このため結節点（３
５）の電位はロウ・レベル（はとんどＯＶ）になるので
、フローティング・スイッチ（１Ｆ）のＦＥＴはオフの
状態を保つ。出力電流ｌ。は０である。

電流Ｉ２を一定値として固定し、電流１１を変化させた
場合に、電流１１が電流Ｉ２を超えればフローティング
・スイッチ（１Ｆ）がオンとなり、出力電流■。はＪの
値となる。電流１１が゛電流Ｉ２より小さくなればフロ
ーティング・スイッチ（１Ｆ）はオフとなり、出力電流
Ｉ。はＯとなる。第１図の回路は、電流１２をスレシホ
ールド値として電流１ｉの値に応じて出力電流■０がＪ
とＯの２レベルに変換される。また、この回路では７０
−ティング・スイッチが用いられている。そこで、この
ような回路を「フローティング・スレシホールド・スイ
ッチング回路」と呼ぶ。

電流Ｉ　を一定値として固定し、電流Ｉ２を変化させた
と考えた場合には、電流１１がスレシホールド値になる
。

さらに第１図の回路は興味ある特徴をもっている。すな
わち、フローティング・スイッチ（１Ｆ）をオン、オフ
制御するための信号は「電圧」信号（電圧モード）であ
る（結節点（３５）の電位）。これに対して、フローテ
ィング・スイッチ（１Ｆ）によってスイッチされる信号
（フローティング・スイッチを流れる信号）は「電流」
信号（電流モード）である。このように、電圧モードと
電流モードとが組合されて作動する回路を「ハイブリッ
ド・モード回路」と呼ぶことにする。このようなハイブ
リッド・モード回路は、電圧モードで動作する回路を制
御回路として持つこともできるし、電流モードで動作す
る回路を被制御回路および制御回路としてこれらに接続
することら可能となるので、汎用性がきわめて高くかつ
その応用範囲が広い。

因みに制御信号発生回路（電流比較回路）（Ｃ）で比較
される信号は電流モードである。したがって、この第１
図の回路は電流／電圧／電流のモード変換を行なってい
ると言える。

第２図はフローティング・スレシホールド・スイッチン
グ回路をモデル化して示したものである。

第２図（Ａ）は、第１図における電流ミラー【３１）お
よびその入力端子（３３）を電流源（１１）に、電流ミ
ラー（３２）およびその入力端子（３４）を電流源（１
２）にそれぞれ置きかえたものである。これらの電流源
（１１）と（１２）の結節点は符号（１５）で示されて
いる。電流比較回路（Ｃ）は、一般的に、２つの非直線
電流源が直列に接続されかつ一定の供給電圧によって駆
動されるものと特徴づけることができる。

第２図（Ｂ）は、フローティング・スイッチ（１「）と
してＰ−ＭＯＳ　　ＦＥＴが用いられた回路を示してい
る。このＦＥＴは、そのソースが電流源（２）に接続さ
れ、そのドレインが出力端子（４）に接続されている。

またこのＦＥＴのサブストレートは電源電圧＋■ｏに接
続されている。この回路においては、Ｉ　くＩ２で結節
点（１５）の電位がロウ・レベルになったときにＦＥＴ
（７０−ティング・スイッチ（ＩＦ））がオンとなり、
出力電流Ｉ。とじてＪが得られる。また、Ｉ　＞Ｉ２で
結節点（１５）の電位がハイ・レベルになると、ＦＥＴ
はオフとなり、出力電流■。

はＯとなる。

（３，２）スレンホールド５ＰＤＴスイツチング回路 第３図は５ＰＤＴ　（単極双投）スイッチ（以下５ＰＤ
ＴＳという）の機能を模式的に示している。一方の端子
が（ｐ）で示され、これに５ＰＤＴＳを介して接続され
るべき他方の２つの端子が（ａ）（ｂ）で示されている
。５ＰＯＴＳはいわば切替スイッチであり、端子（Ｄ）
を端子（ａ）（ｂ）のうちいずれか一方に常に接続され
ている状態に保持しかつ切替える。この５ＰＤＴＳは端
子（＋））から端子（ａ）または（ｂ）に向って信号を
流すこともできるし、逆に端子（ａ）または（ｂ）から
端子（＋））に信号を伝達させることもできる。すなわ
ち双方向性をもつ。また、電圧信号および電流信号のい
ずれも伝達可能である。この５ＰＤＴＳを２値パイラテ
ラル（双方向）Ｔゲート呼ぶこともできる。

第４図はスレンホールド５ＰＤＴスイツチング回路を示
している。

５ＰＤＴＳは２つのＦ　Ｅ　Ｔ　（２１）（２２）によ
り構成されている。これらのＦ　Ｅ　Ｔ　（２１Ｎ２２
）は相補形ＭＯ８（Ｃ−ＭＯＳ）ＦＥＴである。これら
のＦ　Ｅ　Ｔ　（２１）（２２）の一方の端子（ソース
またはドレイン）は結節点（２５）において相互に接続
され、一方の端子（１））に導かれている。またＦＥ　
Ｔ　（２１Ｈ２２）の他方の端子（ドレインまたはソー
ス）は他方の端子（ａ）（ｂ）にそれぞれ接続されてい
る。ざらにＦ　Ｅ　Ｔ　（２１）と（２２）のゲートは
相互に接続され、ここに結節点（２３）が設けられてい
る。この結節点（２３）には電流比較回路（Ｃ）から出
力される制御電圧が加えられ、ＦＥＴ　（２１Ｈ２２）
がオン、オフ制御される。これらのＦＥＴがオンからオ
フに、またはオフからオンに切替えるためのゲートに加
えられる制御電圧のスレシホールド電圧は、Ｆ　Ｅ　Ｔ
　（２１）と（２２）において等しく設定されているこ
とが好ましいが、制御電圧が２値の値をもつものであれ
ば必ずしもその必要はない。

電流比較回路（Ｃ）は第１図に示すものと同じである。

入力端子（３３）には電流１１に代えてスレシホールド
電流ｌ□が、入力端子（３４）には電流Ｉ２に代えて制
御電流■。が与えられている。

制御電流Ｉ。がスレシホールド電流Ｉ０よりも小さい場
合には（ｌ　くＩ■）、結節点（３５）Ｃ の電位はハイ・レベルになる。このハイ・レベルの電圧
が結節点（２３）を経てＦ　Ｅ　Ｔ　（２１）（２２）
のゲートに印加されるので、Ｆ　Ｅ　Ｔ　（２２）がオ
ン、Ｆ　Ｅ　Ｔ　（２１）がオフとなる。したがって、
端子（ｐ）と端子（ｂ）とが接続される。

逆に、制御電圧Ｉ。がスレシホールド電流１１よりも大
きい場合には（１＞Ｉ工）、結節点（３５）の電位はロ
ウ・レベルになるので、ＦＥＴ　（２１）がオン、Ｆ　
Ｅ　Ｔ　（２２）がオフとなる。これにより、端子（ｐ
）は端子（ａ）と接続される。

制御電流Ｉ。がスレシホールド電流１１よりも大きいか
小さいかによって端子（ａ＞（ｂ）が切替えられること
が理解できよう。

第５図は電流比較回路（Ｃ１をモデル化して示したもの
で、この電流比較回路は第２図（Ａ＞に示すものと同じ
である。

第５図において、電流源（１１）と（１２）を交換すれ
ば５ＰＤＴＳは上述と逆の動作をすることは容易に理解
できよう。第４図において、端子（３３）（３４）に入
力する電流Ｉ　とＩ。とを交換して■ も、同じように、５ＰＤＴＳは上述と逆の動作を行なう
。

（３，３）デコーダ デコーダは、多値論理の論理値を表わす電流信号または
アナログ量を表わす電流信号を、それらの値に対応する
２値論理の複数ビットの電圧信号に変換するものであり
、多値（アナログ）／２値変換回路ということができる
。

まず、最も簡単な４値／２ビツト２値変換について説明
する。

第６図は４値／２ビツト２値変換の原理を説明するため
のものである。４値信号がＳで、２ビツト２値信号の各
ビットがす、ｂ２でそれぞれ表わされている。４値信号
Ｓは、０．１．２および３の値をとる。２値信号の各ビ
ットｂ１、ｂ２のとる２つの値がそれぞれＨ（ハイ・レ
ベルまたは１）、Ｌ（ロウ・レベルまたは０）で表わさ
れている。

第２のスレシホールド値を（第１のスレシホールド値に
ついては後述する）を１．５とすれば、このスレシホー
ルド値によって４値信号Ｓのとる４つの論理値を２つの
グループに分けることができ、これらのグループを２値
信号のビットｂ２の論理値Ｈ１しに対応させることがで
きる。

すなわち、４値信号Ｓの論理値のうちスレシホールド値
１．５よりも大きい論理値２および３をビットｂ２の論
理値Ｈに対応させ、１．５よりも小さいＯおよび１をｂ
２＝Ｌに対応させる。

第１のスレシホールド値を０．５とする。４値信号Ｓの
論理値Ｏおよび１をこのスレシホールド値０．５で弁別
することにより、これらの論理値Ｏと１を２値信号のビ
ットｂ１のＬとＨに対応させることができる。ざらに、
４値信号Ｓの論理値２および３からそれぞれ２を減算す
るとこれらの論理値はＯおよび１になるので、同様に第
１のスレシホールド値０，５を用いて論理値２と３をｂ
　　＝Ｌとす、＝Ｈにそれぞれ対応させることができる
。

このようにして４値信号Ｓの論理値０，１．２および３
は、２つのスレシホールド値０．５と１．５を用いて、
２値信号ｂ２ｂ１の論理値ＬＬ。

ＬＨＳＨＬ、およびＨＨに変換される。

第７図は上述の４値／２値変換を行なうデコーダの一例
を示している。

４値信号Ｓは入力端子（７１）にその論理値を表わす吐
き出し入力電流として与えられる。入力端子（７１）は
Ｐ−ＭＯＳ　　ＦＥＴよりなる２出力電流ミラー（電流
分配回路）　（７２）のゲートに接続されている。した
がって、この２出力電流ミラー（７２）の２つの出力用
ドレインからは４値信号Ｓと同じ値の吐き出し電流がそ
れぞれ出力される。

２出力電流ミラー（７２）の第１の出力用ドレインは、
結節点（１ｉｉ）（１０１）を経て、第１のスレシホー
ルド値０．５の吐き出し入力電流を発生する電流源（８
１）に接続されている。結節点（１０１）が２値信号の
ビットｂ１のための出力端子（９１）に接続されている
。

２出力電流ミラー（７２）の第２の出力用ドレインは、
結節点（１０２）を経て、第２のスレシホールド値１．
５の吐き出し入力電流を与える電流源（８３）に接続さ
れている。結節点（１０２）が、結節点（１０２ａ）を
経て、２値付号のビットｂ２のための出力端子（９２）
に接続されている。

被減数２．０の値の吐き出し入力電流を発生する電流源
（８２）がさらに設けられ、この電流源（８２）と上述
の結節点（１１１）との間にＮ−ＭＯＳＦＥＴよりなる
フローティング・スイッチ（１Ｆ）が接続されている。

このスイッチ（１Ｆ）は結節点（１０２）の１位によっ
て制御される。結節点（１１１）は減算−路（Ｂ１）を
構成している。

２出力電流ミラー（７２）の第２の出力用ドレインを含
む部分、電流源（８３）および結節点（１０２）が第２
の電流比較回路（Ｃ２）　（第１の電流比較回路につい
ては後述する）を構成している。そして、この電流比較
回路（Ｃ２）とフローティング・スイッチ（１Ｆ）とか
らなる回路が、第１図または第２図（Ａ＞に示された７
０−ティング・スレシホールド・スイッチング回路に対
応する。

４値付号Ｓの論理値（これを便宜的にＳで表わす）が３
＞１．５の場合には結節点（１０２）の電位はハイ・レ
ベルになる。したがって、２値付号のビットｂ２はＨと
なる。このときフローティング・スイッチ（１Ｆ）はオ
ンとなる。逆にＳ〈１．５の場合にはｂ２＝Ｌとなり、
スイッチ（１Ｆ）がオフとなる。

２出力電流ミラー（７２）の第１の出力用ドレインを含
む部分、電流源（８１）および結節点（１０１）が第１
の電流比較回路（Ｃ１）を構成している。

３＞１．５の場合には上述のようにフローティング・ス
イッチ（１Ｆ）がオンとなるので、結節点（１１１）に
は電流源（８２）によって２．０の吐き出し入力電流が
与えられる。したがって、結節点（１１１）で（Ｓ−２
，０）の減算が行なわれ、この減算結果（Ｓ−２，０）
を表わす電流が結節点（１１１）から（１０１）に流入
する。第１の電流比較回路（Ｃ１）において、（Ｓ　−
２，０）　＞　０．５の場合には結節点（１０１）の電
位がハイ・レベルになり、ｂ１＝Ｈとなる。逆に（Ｓ　
−２，０）　＜　０．５であればｂ１＝Ｌとなる。

Ｓ＜１．５の場合には、７０−ティング脅スイ（１Ｆ）
はオフであるから、結節点（１０１）には２出力電流ミ
ラー（７２）からＳの電流が流入する。したがッテ、３
＞０．５であればｂ１＝Ｈ，Ｓ＜　０．５の場合にはｂ
１＝Ｌとなる。

以上のようにして、第６図に示された４値／２値変換が
達成される。

４値付号Ｓが吸い込み入力電流の形態で与えられた場合
には、２出力電流ミラー（７２）の前段に電流の向きを
反転するための電流ミラー（７０）を破線で示すように
接続すればよい。または、ＦＥＴでそれぞれ構成し、第
７図の回路を若干変更することにより、吸い込み入力電
流Ｓに対処することも可能である。

以上の４値／２１ｉａ変換の考え方を拡張することによ
り、２Ｎ値の多値信号（Ｎは２以上の整数）をＮビット
２値信号に変換することが可能である。−例として、Ｎ
−３の場合、すなわち８値／２値変換について説明して
おく。

第８図は８値／２値変換の原理を示している。

８１１［信号Ｓは０１１．２．３．４．５．６および７
の値をとる。２値付号は３ビツトｂ３ｂ２ｂ１である。

第３のスレシホールドｌｉ１３．５が用意される。

８値付号Ｓをこのスレシホールド値３．５で弁別するこ
とにより２値付号のビットｂ３が得られる。

信号Ｓの１〜３までの値については、２値付号の他のビ
ットｂ、ｂ１を上述の４値／２値変換のやり方で求める
ことができる。

信号Ｓの４〜７までの値については、信号Ｓから４を減
算すればこれらの値はＯ〜３になるので、同様にして２
値付号ビットｂ、ｂ１を求めることができる。

第９図は８値／３ビット２値変換回路の一例を示してい
る。

入力端子（７１）は２出力電流ミラー（７３）に接続さ
れているから、この電流ミラー（７３）の２つの出力用
ドレインから８値付号Ｓと同じ値の電流が吐き出される
。電流ミラー（７３）の第１の出力用ドレインは、結節
点（１１２）および電流ミラー（１０）を経て、上述の
２出力電流ミラー（７２）に接続されている。電流ミラ
ー（７３）の第２の出力用ドレインは、結節点（１０３
）によって、第３のスレシホールド値３．５の吐き出し
入力電流を与える電流源（８５）に接続されており、こ
れらが第３の電流比較回路（Ｃ３）を構成している。結
節点（１０３）の電位が結節点（１０３ａ）を経て出力
端子（９３）°　に現われ、２値付号ビットｂ３となる
。４．０の値の吐き出し入力電流を与える電流源（８４
）と結節点（１１２）との間にフローティング・スイッ
チ（２Ｆ）が接続され、このスイッチ（２Ｆ）は結節点
（１０３）の電位によって制御される。結節点（１１２
）は第２の減算回路（Ｂ２）を構成している。・さて、
３＞３．５の場合には結節点（１０３）の電位がハイ・
レベルになるのでＢ３−Ｈとなるとともに、スイッチ（
２Ｆ）がオンとなる。結節点（１１２）で（Ｓ−４，０
）の減算が行なわれ、この（Ｓ−４，０）の値の電流が
電流ミラー（７０）を経て電流ミラー（７２）に入力し
、ｂ　　、ｂ　　のための４値／２値変換が行なわれる
。

Ｓ＜３．５の場合には結節点（１０３）の電位はロウ・
レベルになりｂ３＝Ｌである。スイッチ（２Ｆ）はオフ
であるから、Ｓの値の電流が４値／２値変換回路に流入
してｂ　　、ｂ　　に変換される。

第１０図は第９図の回路を簡略化したものである。２出
力電流ミラー（７３）に代えて３出力電流ミラー（７４
）が設けられている。また電流ミラー　（７０）（７２
）が省略され、その代わりに２つの減算用結節点（１１
２ａ）（１１２ｂ）が設けられている。そして４．０の
値の電流を発生する２つの電流源（８４ａ）（８４ｂ）
が設けられ、これらの電流源（８４ａ）（８４ｂ）と結
節点（１１２ａ）（１１２ｂ）との間に７０−ティング
・スイッチ（２Ｆａ）　（２Ｆｂ）が接続されている。

これらのフローティング・スイッチ（２Ｆａ）（２Ｆｂ
）は結節点（１０３）の電位によって同時にオンにまた
はオフになるように制御される。この第１０図の回路が
第９図の回路と同じ働きをすることは容易に理解できよ
う。

上述の説明では、スレシホールド値として、０．５．１
．５、および３，５の値を採用しているが、これらのス
レシホールド値としてＯと１の間の任意の値、１と２の
間の任意の値、３と４の間の任意の値を採用することが
できるのはいうまでもない。

さらに上述の考え方は入力信号がアナログ信号の場合に
も拡張できることも容易に理解できよう。

（３，４）多値論理回路 以下に、いくつかの多値論理関数の機能を実現する回路
の例について説明する。これらは、上述のデコーダの応
用回路を説明するための前提となるものである。以下に
述べる多値論理回路はいずれも電流モードで動作する回
路であり、ＭＯＳ　　ＦＥＴよりなる多出力電流ミラー
を利用している。ＭＯ８多出力電流ミラーはエラーがほ
とんどなく、１０値以上の多値論理関数の回路が容易に
実現できる。基数（ラデイツクスまたはベース）をｒと
する。

（３，４，１）　ＭＡＸ回路 多値論理関数ＭＡＸは多値ＮＯＲとも呼ばれ、次式で表
わされる。

・・・　（１） ここで、マーｒ−１−Ｘ　　　　　　　・・・（１−１
）Ｖ＝ｒ−１−’／　　　　　　　・・・（１−２）多
値論理関数ＭＡＸを実行する回路の一例が第１１図に示
されている。

第１１図において、入力Ｘおよびｙを表わす電流は入力
端子（４１）および（４２）に吸い込み入力電流として
与えられる。入力端子（４１）はＮ−ＭＯＳ　　ＦＥＴ
よりなる電流ミラー（５１）のゲートに接続され、この
電流ミラー（５１）の出力用ドレインは出力端子（４３
）に接続されている。入力端子（４２）はＮ−ＭＯＳ　
　ＦＥＴよりなる２出力電流ミラー（５２）のゲートに
接続されている。したがって、この電流ミラー（５２）
の２つの出力用トレインからはｙの値を表わす吸い込み
出力“名流がそれぞれ発生する。２出力電流ミラー（５
２）の第１の出力用ドレインは入力端子（４１）と電流
ミラー（５１）との間に接続されている（結節点（５３
）　）。この結節点（５３）では（ｘ−ｙ）の減算が行
なわれる。２出力電流ミラー（５２）の第２の出力用ド
レインは電流ミラー（５１）の出力用ドレインと出力端
子（４３）との間に接続されている（結節点（５４））
。結節点（５４）と出力端子（４３）との間には結節点
（５５）が設けられ、ここに電流源（５６）から（ｒ−
１＞の値を表わす電流が流入している。

さて、ｘ＜ｙの場合には結節点（５３）での減算結果（
ｘ−ｙ）は負になるが、電流ミラー（５１）が逆流防止
用ダイオードとして働くので電流ミラー（５１）に流入
する入力電流はＯである。したがって、電流ミラー（５
１）の出力電流も０となる。

結節点（５４）には２出力電流ミラー（５２）の第２の
出力用ドレインからｙの値の吐き出し入力電流が与えら
れているので、結節点（５５）から（５４）に向ってｙ
の値の電流が流れる。したがって、結節点（５５）では
［（ｒ−１）−ｙｌの演算が行なわれ、（ｒ、−１−ｙ
）＝ｙの値の電流が出力端子（４３）から吐き出される
。

Ｘ≧ｙの場合には、電流ミラー（５１）の入力電流は（
Ｘ−１／）となり、この電流ミラー（５１）の出力電流
も（Ｘ−ｙ）となる。結節点（５４）では［（Ｘ−”Ｗ
）＋Ｖ］　＝Ｘの演算が行なわれ、Ｘの値の電流が結節
点（５５）から（５４）に流れる。したがって、結節点
（５５）では［（ｒ−１）−ｘ］の演算が行なわれ、（
ｒ−１−ｘ）−ｘの値の電流が出力端子（４３）から吐
き出される。

以上のようにして、第（１）式で表わされる「ＴＩの値
を表わす出力が吐き出し出力電流として得られる。

（３，４，２）　ＭＡＸ回路 多値論理関数ＭＡＸは次式で定義される。

・・・　（２） ＭＡＸ回路の一例が第１２図に示されている。

このＭＡＸ回路は第１１図のＭＡＸ回路とよく似ており
、第１１図の結節点（５５）および電流源（５Ｇ）が電
流ミラー（５７）で置換されている点のみが異なってい
る。第１２図において、第１１図に示すものと同一物に
は同一符号が付けられている。

Ｘ≧ｙの場合には、上述したように、結節点（５４）で
［（ｘ−ｙ）＋ｙｌ　−ｘの演算が行なわれ、Ｘを表わ
す電流が電流ミラー（５７）に吐き出し入力電流として
入力する。したがって、電流ミラー（５７）すなわち出
力端子（４３）からはＸの値の電流が吐き出される。

ｘ＜ｙの場合には、電流ミラー（５１）の出力電流は０
であるから、２出力電流ミラー（５２）の第２の出力用
ドレインの吸い込み出力電流（ｙの値）が直接に電流ミ
ラー（５７）を駆動し、電流ミラー（５７）の出力すな
わち出力端子（４３）の出力はｙの値を表わす吐き出し
電流となる。

以上により第（２）式のＭＡＸの機能が達成される。

（３，４，３）　Ｍ　Ｉ　Ｎ回路 多値論理関数ＭＩＮは多値ＮＡＮＤとも呼ばれ、次式で
表わされる。

ＭＩＮ回路の一例が第１３図に示されている。

このＭＩＮ回路もまた第１１図のＭＡＸ回路とよく似て
いる。すなわち、「ｎ回路は、Ｎ−ＭＯＳ　　ＦＥＴよ
りなる電流ミラー（５１）　（第１１図）をＰ−ＭＯＳ
　　ＦＥＴよりなるｍ！ミラー　（６１）で置きかえる
ことにより実現される。電流ミラー（５１）が吐き出し
入力電流を阻止するダイオードとして作用するのに対し
て、電流ミラー（６１）は吸い込み入力電流を阻止する
ダイオードとして働く。

したがって、Ｘ≧ｙの場合に結節点（５３）から電流ミ
ラー（６１）に流入しようとする電流の流れが電流ミラ
ー（６１）によって阻止されるので、このとき電流ミラ
ー（６１）の出力は０となる。電流ミラー（５２）の第
２の出力用ドレインから出力されるｙの値を表わす電流
が結節点（５４）を経て結節点（５５）に吐き出し入力
として与えられる。結節点（５５）では［（ｒ−１＞−
ｙｌ　＝ｙの演算が行なわれ、■の値の電流が出力端子
（４３）から吐き出される。

ｘ＜ｙの場合には、電流ミラー（６１）の叶き出し入力
電流は＜’ｙ−ｘ＞となり、これに等しい値の電流が電
流ミラー（６１）から吐き出される。

結局、結節点（５４）（５５）で［（ｒ−１）＋　（ｙ
−ｘ）　−ｙｌ　＝　（ｒ−１−ｘ）　＝７の演算が行
なわれ、Ｘの値の電流が出力端子（４３）から吐き出さ
れる。

以上のようにして、ＭＩＮの演算が実行される。

（３，４，４）　Ｍ　Ｉ　Ｎ回路 多値論理回路関数ＭＩＮは次式で定義される。

・・・　（４） ＭＩＮ回路の一例が第１４図に示されている。

第１４図の回路は、第１３図の■ＴＸ回路における結節
点（５５）および電流源（５６）を第１２図のＭＡＸ回
路における電流ミラー（５７）で誼きかえたものである
。上述のＭＩＮ回路およびＭＡＸ回路の動作説明から、
第１４図の回路が第（４）式で表わされるＭＩＮ　（Ｘ
、Ｖ）の演算を行なうことは容易に理解できよう。

（３，５）多値論理多機能回路へのデコーダの応用例 第１５図は多値論理多機能回路とこれに応用されたデコ
ーダとを示している。多機能回路はＭＡＸ／ＭＡＸ／Ｍ
　Ｉ　Ｎ／ＭＩ　Ｎ回路であり、これら４つの機能がデ
コーダによりデコードされた信号により選択される。こ
の多機能回路はまた上述の５ＰＤＴＳの応用回路でもあ
る。

上述のように、ＭＡＸ回路〈第１１図）とＭＩＮ回路（
第１３図）は電流ミラー（５１）と（６１）が異なるの
みで他の構成要素は全く同じである。また、ＭＡＸ回路
（第１２図）とＭＩＮ回路（第１４図）との相違点も電
流ミラー（５１）と（６１）にある。

、さらに、ＭＡＸ回路とＭＡＸ回路の相違点は、電流源
（５６）および結節点（５５）とＮ流ミラー（５７）と
にある。ＭＩＮ回路とＭＩＮ回路の相違点も同様である
。

第１５図に示す多機能回路は、これら４つの回路に共通
の構成要素を共通に用い、異なる構成要素を５ＰＤＴＳ
により切替えるようにしたものである。第１５図におい
て、第１１図から第１４図に示すものと同一物には同一
符号が付けられている。

第１の５ＰＤＴスイツチ（これを５ＰＤＴＳ１とする）
は、結節点（５３）の出力側（端子（ｐ）に対応）と２
つの電流ミラー（５１）（６１）の入力側（端子（ａ）
（ｂ）に対応）との間に接続されている。この５ＰＤＴ
Ｓ１は第４図、第５図に示すものと同じである。５ＰＤ
ＴＳ１の結節点（２３）にはデコードされた電圧信号ｂ
２が印加される。電流ミラー（５１）（６１）の出力側
は結節点（６８）を介して結節点（５４）に導かれてい
る。

第２の５ＰＤＴスイツチ（これを５ＰＤＴＳ２とする）
は、結節点（５４）の出力側と結節点（５５）および電
流ミラー（５７）の入力側との間に接続されている。結
節点（５５）および電流ミラー（５７）の出力側は結節
点（６９）を介して出力端子（４３）に導かれている。

５ＰＤＴＳ２の結節点（２３）にはデコードされた電圧
信号ｂ１が与えられる。

結節点（５５）にはＦ　Ｅ　Ｔ　（６５１を介して電流
源（５Ｂ）が接続されている。Ｆ　Ｅ　Ｔ　（６５）の
ゲートには結節点（６６）から５ＰＤＴＳ２の結節点（
２３）と同じ電圧が印加される。Ｆ　Ｅ　Ｔ　（６５）
は５ＰＤＴＳ２のＦ　Ｅ　Ｔ　（２１）と同時にオン、
オフ制御される。

信号ｂ　％ｂ　がともにＨレベルの場合には、両５ＰＤ
ＴＳ１．５ＰＤＴＳ２のＦ　Ｅ　Ｔ　（２１）がオフ、
Ｆ　Ｅ　Ｔ　（２２）がオンとなるから、電流ミラー（
５１）と電流ミラー（５７）が選択されるので、この多
機能回路はＭＡＸ回路となり、出力端子（４３）からは
出力電流ｆ（ｘ）としてＭＡＸの演算結果を表わす電流
が出力される。

信号す、ｂｌがともにＬレベルの場合には、両５ＰＤＴ
Ｓ１，５ＰＤＴＳ２のＦ　Ｅ　Ｔ　（２１）がオン、Ｆ
　Ｅ　Ｔ　（２２）がオフとなり、このときＦＥＴ　（
６５）もオンとなるので、電流ミラー（６１）と、結節
点（５５）および電流源（５６）とが選択され、ＭＩＮ
の演算が行なわれる。

信号ｂ　がＨレベル、信号ｂ１がＬレベルの場合には、
電流ミラー（５１）と、結節点（５５）および電流源（
５６）とが選択され、この多機能回路はＭＡＸ回路とな
る。

信号ｂ　がＬレベル、ｂｌがＨレベルになると、電流ミ
ラー（６１）と電流ミラー（５７）が選択され、ＭＩＮ
の演算が行なわれる。

信号す、ｂｌのレベルと選択される機能との関係が第１
６図に示されている。この図にはまた、デコーダに入力
するセレクト信号Ｓのレベルもまた示されている。この
セレクト信号Ｓは第７図に示された４値付号Ｓであり、
第１５図に示されたデコーダは第７図に示されたものと
全く同じである。

このようにして、４値付号Ｓの論理値に応じてＭＡＸ、
ＭＡＸ、Ｍ　Ｉ　Ｎ１Ｍ　Ｉ　Ｎのいずれが１つの機能
がデコーダによりデコードされた２値付号す、ｂｌによ
り選択される。

【図面の簡単な説明】

第１図は７０−ティング・スレシホールド・スイッチン
グ回路の一例を示す回路図、第２図は２種類のフローテ
ィング・スレシホールド・スイッチング回路をモデル化
して示すものである。 第３図は５ＰＯＴスイツチの機能を模式的に示す図、第
４図はスレシホールド５ＰＤＴスイッチング回路を示す
回路図、第５図はスレシホールド５ＰＤＴスイッチング
回路をモデル化して示す回路図である。 第６図は４値／２ビツト２値変換の原理を示す図、第７
図ハ４１ｉ１／　２ｍ変換０１　（ｙ”：ｌ−’ｊ　）
の−例を示す回路図である。 第８図は８値／３ビツト２値変換の原理を示す図、第９
図は８値／２値変挽回路（デコーダ）の−例を示す回路
図、第１０図は同回路の他の例を示す回路図である。 第１１図はｇτ■回路を、第１２図はＭＡＸ回路を、第
１３図はＭＩＮ回路を、第１４図はＭＩＮ回路をそれぞ
れ示す回路図である。 第１５図はデコーダを多機能回路に応用した例を示す回
路図、第１６図はデコーダの機能とデコーダされた信号
により選択される機能とを示す図である。 （７１）・・・入力端子、（７２）・・・２出力電流ミ
ラー（電流分配回路）　、（９１）（９２）・・・出力
端子、（Ｃ１）（Ｃ２）・・・電流比較回路、（Ｂ１）
・・・減算回路。 以　　上 第２図 第６図 ＠７図 第１３図 第１４　Ｅ’ｉ’Ｊ 手続補正書防式） 昭和６０年６月２５日

Claims (2)

【特許請求の範囲】
1. （１）入力電流信号と同じ値を表わす複数の電流信号を
   生成する電流分配回路、 電流分配回路の一の出力電流と上位ビット のためのスレシホールド値を表わす電流とを比較して上
   位ビット電圧信号を発生する上位ビットための電流比較
   回路、 上位ビット信号がハイ・レベル、ロウ・レ ベルのいずれか一方である場合にのみ電流分配回路の他
   の出力電流から所定値を表わす電流を減算する減算回路
   、および 減算回路の出力電流と下位ビットのための スレシホールド値を表わす電流とを比較して下位ビット
   電圧信号を発生する下位ビットのための電流比較回路、 を含むデコーダ。
2. （２）入力電流信号と同じ値を表わす複数の電流信号を
   生成する電流分配回路、 電流分配回路の一の出力電流と上位ビット のためのスレシホールド値を表わす電流とを比較して上
   位ビット電圧信号を発生する上位ビットための電流比較
   回路、 上位ビット信号がハイ・レベル、ロウ・レ ベルのいずれか一方である場合にのみ電流分配回路の他
   の出力電流から所定値を表わす電流を減算する減算回路
   、 減算回路の出力電流と下位ビットのための スレシホールド値を表わす電流とを比較して下位ビット
   電圧信号を発生する下位ビットのための電流比較回路、
   および 異なる機能をもつ複数の回路に共通する構 成要素と共通しない構成要素と共通しない構成要素を選
   択するためのスイッチとからなり、このスイッチが上記
   ビット信号により制御される多機能回路、 を含むデコーダの応用回路。