JPS61174896U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示すインバータ制
御装置の構成図、第２図は隋行運転から再運転時
のタイムチヤートを示す説明図である。 ６……加減速制限回路、７……Ｖ／Ｆ基準回路
、８……周波数基準回路、９……電圧基準回路、
１０……運転指令回路、１１，１２……論理積回
路、１３……フリツプフロツプ回路、１４……Ｆ
ＥＴ回路、１５……比例積分回路、１６……ＰＷ
Ｍ制御回路、１７……隋行運転指令回路、２０…
…Ｆ／Ｖ変換器、２１，２３……ＦＥＴ回路。

Claims (1)

1. 【実用新案登録請求の範囲】 次の各構成要素からなる、インバータ制御装置
   。 イ 直流電圧を交流電圧に変換して電動機に電力
   供給するインバータ装置。 ロ 前記電動機の回転速度を電圧信号に変換する
   周波数／電圧変換器。 ハ 前記電動機に基準速度信号を与える速度基準
   回路。 ニ この速度基準回路からの基準速度信号又は前
   記周波数／電圧変換器からの回転速度信号を切り
   替えて加減速制限回路に接続する切替回路。 ホ 前記加減速制限回路の出力回路に接続され、
   電圧／周波数基準信号を周波数基準回路及び電圧
   基準回路に出力する電圧／周波数基準回路。 ヘ 前記電圧基準回路の出力端子に接続された第
   １の電界効果トランジスタ回路及び比例積分回路
   の直列回路。 ト この直列回路に並列に接続された第２の電界
   効果トランジスタ回路。 チ 前記直列回路に並列に接続された第２の電界
   効果トランジスタ回路。 リ 前記直列回路に並列に接続され、前記第３の
   電界効果トランジスタ回路に出力条件信号を与え
   る比較器。 ヌ 前記周波数基準回路、前記直列回路、前記第
   ２の電界効果トランジスタ回路及び前記第３の電
   界効果トランジスタ回路の出力によつて前記イン
   バータ装置にパルス幅制御信号を与えるパルス幅
   制御回路。 ル 隋行運転指令回路から隋行運転指令によつて
   作動し、前記比較器の出力によつて復帰するフリ
   ツプ・フロツプ回路。 ヲ このフリツプ・フロツプ回路からの隋行信号
   及び運転指令回路からの運転指令の論理積を演算
   し、前記第１の電界効果トランジスタ回路に出力
   する第１の論理積回路。 ワ この第１の論理積回路の出力及び前記運転指
   令回路からの運転指令の論理積を演算して前記第
   ２の電界効果トランジスタ回路に出力する第２の
   論理積回路。