JPS6117436Y2

JPS6117436Y2 -

Info

Publication number: JPS6117436Y2
Application number: JP1978004762U
Authority: JP
Priority date: 1978-01-19
Filing date: 1978-01-19
Publication date: 1986-05-28
Also published as: JPS54112086U

Description

【考案の詳細な説明】本考案は、スヌーズ制御機構を備えたアラーム
付電子時計に関する。[Detailed Description of the Invention] The present invention relates to an electronic watch with an alarm equipped with a snooze control mechanism.

従来のスヌーズ制御機構は、スヌーズスイツチ
入力後一定時間後、再びアラームが鳴り始め、ス
ヌーズスイツチを操作している限りそれをくり返
すというものであつた。 In the conventional snooze control mechanism, the alarm starts sounding again after a predetermined period of time after the snooze switch is pressed, and the alarm repeats as long as the snooze switch is operated.

本考案では、アラーム設定時間を経過し、時刻
が進んで行くに従つて使用者に警告を発する意味
合いにおいて、スヌーズタイマーの時間をだんだ
んと短かくして行くように構成したアラーム付電
子時計を提供することが目的である。 The present invention provides an electronic watch with an alarm configured to gradually shorten the snooze timer time in order to issue a warning to the user as the alarm setting time elapses and the time progresses. is the purpose.

以下図面で詳細を説明する。 Details will be explained below with reference to the drawings.

図は、本考案によるアラーム付電子時計の一実
施例で、２は基準信号発生源、４は分周回路、６
は計時回路、８はデコーダ駆動回路、１０は光電
表示装置、１２はアラーム設定記憶回路、１４は
一致検出回路、１６はスヌーズ制御機構、１８は
アラーム警報装置である。 The figure shows an example of an electronic watch with an alarm according to the present invention, in which 2 is a reference signal generation source, 4 is a frequency dividing circuit, and 6
1 is a clock circuit, 8 is a decoder drive circuit, 10 is a photoelectric display device, 12 is an alarm setting storage circuit, 14 is a coincidence detection circuit, 16 is a snooze control mechanism, and 18 is an alarm warning device.

アラーム設定記憶回路１２に設定した時刻に計
時回路６の保持時刻が到達すると、一致検出回路
１４で検出しスヌーズ制御機構１６のフリツプフ
ロツプ２０の出力線２２がＨレベルとなる。この
時、アンドゲート２４の出力線２６がＨとなり、
アラーム警報装置１８が作動しアラーム警報を発
する。 When the time held in the clock circuit 6 reaches the time set in the alarm setting storage circuit 12, the coincidence detection circuit 14 detects this and the output line 22 of the flip-flop 20 of the snooze control mechanism 16 goes high. At this time, the output line 26 of the AND gate 24 becomes H,
The alarm warning device 18 is activated and issues an alarm warning.

このときスヌーズスイツチ２８を入力し、フリ
ツプフロツプ３０の出力線３２がＨレベルとなる
と、インバータ３４を介して線３６がＬとなり、
アンドゲート２４を閉じ、線２６はＬとなりアラ
ームは鳴り停る。一方、線３２がＨレベルとなる
とスヌーズタイマ回路４０のアンドゲート３８が
開き、計時回路６から線４２を介して伝送されて
くる1/4Hz信号がフリツプフロツプ群４４，４
６，４８，５０，５２，５４に伝送され、この場
合は、約８分後線５６がＨレベルとなり、オアゲ
ート５８を介して線６０がＨレベルとなつてフリ
ツプフロツプ３０及びフリツプフロツプ群４４，
４６，４８，５０，５２，５４をリセツトする。
フリツプフロツプ３０がリセツトされると、アン
ドゲート２４が開き、アラームが再び鳴り出す。 At this time, when the snooze switch 28 is input and the output line 32 of the flip-flop 30 becomes H level, the line 36 becomes L level via the inverter 34.
The AND gate 24 is closed and the line 26 becomes L and the alarm stops sounding. On the other hand, when the line 32 becomes H level, the AND gate 38 of the snooze timer circuit 40 opens, and the 1/4Hz signal transmitted from the clock circuit 6 via the line 42 is transmitted to the flip-flop groups 44, 44.
6, 48, 50, 52, 54. In this case, after about 8 minutes, the line 56 becomes H level, the line 60 becomes H level via the OR gate 58, and the flip-flop 30 and the flip-flop group 44,
46, 48, 50, 52, and 54.
When flip-flop 30 is reset, AND gate 24 opens and the alarm starts sounding again.

一方、線６０がＨレベルになるとスヌーズスイ
ツチ２８の操作回数を記憶するための記憶回路６
２にこの信号が伝送され、ゲート６４を介してシ
フトレジスタ６６を１つ進め、線６８をＨレベル
にし、アンドゲート７０を開く。アラームが鳴り
続け、スヌーズスイツチ２８を再び入力操作し、
線３２をＨレベルにし、アラームを鳴り停めす
る。この時もアンドゲート３８が開き1/4Hz信号
がフリツプフロツプ群４４，４６，４８，５０，
５２，５４に伝送されるが、この時には、フリツ
プフロツプ５０，５２のそれぞれの出力線７２，
７４が両方ともＨレベルになると、アンドゲート
７６の出力線７８がＨレベルとなり、開いている
アンドゲート７０を介して線８０がＨレベルとな
り、さらにオアゲート５８を介して線６６がＨと
なり、フリツプフロツプ３０をリセツトするため
アラームが鳴り始める。この時には約６分間でア
ラームが鳴り始めたことになる。 On the other hand, when the line 60 becomes H level, a memory circuit 6 for storing the number of operations of the snooze switch 28
This signal is transmitted to the gate 2, advances the shift register 66 by one through the gate 64, sets the line 68 to H level, and opens the AND gate 70. The alarm continues to ring, and I press the snooze switch 28 again.
Set the line 32 to H level to stop the alarm from sounding. At this time as well, the AND gate 38 opens and the 1/4 Hz signal is transmitted to the flip-flop groups 44, 46, 48, 50,
At this time, the output lines 72 and 52 of the flip-flops 50 and 52 are respectively transmitted.
74 go high, output line 78 of AND gate 76 goes high, line 80 goes high through the open AND gate 70, line 66 goes high through OR gate 58, and the flip-flop The alarm starts sounding to reset 30. At this time, the alarm started sounding in about 6 minutes.

この時にも線６０がＨとなつた時点でフリツプ
フロツプ群４４，４６，４８，５０，５２，５４
をリセツトするとともに、記憶回路６２のシフト
レジスタ６６を１つさらに進め線６８をＬレベル
に、線８２をＨレベルにし、アンドゲート７０を
閉じ、アンドゲート８４を開く。 At this time as well, when the line 60 becomes H, the flip-flop groups 44, 46, 48, 50, 52, 54
At the same time, the shift register 66 of the memory circuit 62 is advanced by one, the line 68 is set to the L level, the line 82 is set to the H level, the AND gate 70 is closed, and the AND gate 84 is opened.

この時にはスヌーズタイマ回路４０のフリツプ
フロツプ５２の出力線７４がＨレベルになつた時
にこのタイマ回路４０がリセツトされ、このタイ
マ時間は約４分である。 At this time, when the output line 74 of the flip-flop 52 of the snooze timer circuit 40 becomes H level, the timer circuit 40 is reset, and the timer time is approximately 4 minutes.

同様の操作を経て、シフトレジスタ６６が１つ
ずつ進み、線８６がＨのときにはアンドゲート８
８が開き、線９０がＨのときにはアンドゲート９
２が開く。アンドゲート８８が開いている時に
は、タイマ回路４０のフリツプフロツプ５０の出
力線７２がＨとなつた時、アンドゲート９２が開
いている時には、フリツプフロツプ４８の出力線
９４がＨとなつた時、それぞれこのタイマ回路４
０はリセツトされ、その時のタイマ時間は約２
分、ならびに約1′分間である。 Through similar operations, the shift register 66 advances one by one, and when the line 86 is H, the AND gate 8
8 is open and when line 90 is H, AND gate 9
2 opens. When the AND gate 88 is open, the output line 72 of the flip-flop 50 of the timer circuit 40 goes high, and when the AND gate 92 is open, the output line 94 of the flip-flop 48 goes high. Timer circuit 4
0 is reset and the timer time at that time is approximately 2
minutes, as well as approximately 1′ minutes.

このアラーム付電子時計では、アラーム設定記
憶回路１２に設定した時刻に計時回路６が到達し
た時アラームが鳴り始め、スヌーズスイツチ２８
を入力操作すると、アラーム鳴り停るが、最初は
約８分間後にアラームが鳴り始め、次にまたスヌ
ーズスイツチを入力操作してアラームを鳴り停め
た時には、４分後にアラームが鳴り始め、さらに
スヌーズスイツチで鳴り停めると、今度は２分後
にアラームが鳴り始め、もう１度スヌーズスイツ
チで鳴り停めると１分後にアラームが鳴り始め、
目覚しとして使用した時などは早く起きることを
催促することになる。 In this electronic clock with an alarm, when the timer circuit 6 reaches the time set in the alarm setting memory circuit 12, the alarm starts sounding, and the snooze switch 28
When you enter the snooze switch, the alarm will stop sounding, but at first the alarm will start sounding after about 8 minutes, and then when you enter the snooze switch again to stop the alarm, the alarm will start sounding after 4 minutes, and then the snooze switch will stop sounding. If you press the snooze switch to stop the alarm, the alarm will start ringing again after 2 minutes, and if you press the snooze switch again, the alarm will start ringing after 1 minute.
When used as an alarm, it will remind you to wake up early.

またこの実施例では、シフトレジスタ６６の出
力線９０がＨとなるとゲート６４を閉じ、それ以
後線６０が何度Ｈとなつてもその信号はシフトレ
ジスタに入力せず、遮断されるように構成してい
るため、４回以上スヌーズスイツチ２８を入力操
作すると、アラームが鳴り停つた後、１分後にア
ラームが鳴り始めるようになつている。 Further, in this embodiment, when the output line 90 of the shift register 66 becomes H, the gate 64 is closed, and no matter how many times the line 60 becomes H after that, the signal is not input to the shift register and is cut off. Therefore, if the snooze switch 28 is operated four or more times, the alarm will start sounding one minute after the alarm stops sounding.

９６は、アラーム鳴り止めスイツチで、この入
力操作によつて線９８がＨレベルになると、フリ
ツプフロツプ２０、タイマ回路４０、記憶回路６
２をリセツトす。 Reference numeral 96 denotes an alarm stop switch, and when the line 98 becomes H level by this input operation, the flip-flop 20, the timer circuit 40, and the memory circuit 6
Reset 2.

なお、図は、あくまで一実施例であり、光電表
示式のアラーム付電子時計ではなく、指針式表示
のアラーム付電子時計でも指針と光電式を時刻と
アラーム時刻の表示で使い別けたアナログデジタ
ル式のアラーム付電子時計でも本考案は適用でき
る。 The figure is just one example; it is not an electronic watch with a photoelectric display type alarm, but an analog-digital type that uses the hands and photoelectric type to display the time and alarm time. The present invention can also be applied to electronic watches with alarms.

また、タイマ時間がスヌーズ操作スイツチの回
数の記憶の仕方、その回数によるタイマ回路の制
御の仕方についても、本考案は、実施例に限定さ
れるものではない。 Furthermore, the present invention is not limited to the embodiments in terms of how the timer time stores the number of times the snooze operation switch is pressed and how the timer circuit is controlled based on the number of times.

以上の如く、本考案によるアラーム付電子時計
は、スヌーズスイツチ機構の持ち味を最大限生か
したものであり、実用上の効果は大きい。 As described above, the electronic watch with alarm according to the present invention takes full advantage of the features of the snooze switch mechanism, and has great practical effects.

[Brief explanation of the drawing]

図は、本考案によるアラーム付電子時計の一実
施例のブロツク回路図である。１８……アラーム警報装置、１６……スヌーズ
制御機構、４０……スヌーズタイマ回路、６２…
…スヌーズスイツチ操作回数記憶回路、２８……
スヌーズスイツチ、９６……アラーム鳴り止めス
イツチ。 The figure is a block circuit diagram of an embodiment of an electronic timepiece with an alarm according to the present invention. 18... Alarm warning device, 16... Snooze control mechanism, 40... Snooze timer circuit, 62...
...Snooze switch operation count memory circuit, 28...
Snooze switch, 96...Alarm silence switch.

Claims

[Scope of utility model registration request]

Equipped with a snooze switch and snooze control mechanism,
The snooze control mechanism includes a memory circuit that stores the number of operations of the snooze switch, a timer circuit configured to receive an input signal of the snooze switch and input a specific frequency-divided signal, and an output of the memory circuit and the timer circuit. An electronic clock with an alarm, comprising: a gate group configured to receive an output from a circuit and decrease a timer time according to the number of times the snooze switch is operated.