JPS6117413B2 - - Google Patents
Info
- Publication number
- JPS6117413B2 JPS6117413B2 JP13601478A JP13601478A JPS6117413B2 JP S6117413 B2 JPS6117413 B2 JP S6117413B2 JP 13601478 A JP13601478 A JP 13601478A JP 13601478 A JP13601478 A JP 13601478A JP S6117413 B2 JPS6117413 B2 JP S6117413B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- code signal
- circuit
- control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機等に於ける音量制
御装置に関する。
近年のテレビジヨン受像機に於いては、直流電
圧によつて音声増幅回路の利得を制御して音量を
変化できるようにした音声回路用ICが賞用され
ている。
そこで、最近では、斯る直流制御方式の音声回
路用ICを対象とし、このICに印加する音量制御
用の電圧を押釦キーの操作やリモートコントロー
ル信号を制御入力とするマイクロプロセツサー等
によつてデジタル的に作成し、それによつて音量
調整を行うようにした音量制御回路が提案されて
いる。
斯るデジタル的な処理による音量制御の一方法
として、前記押釦キー等を押圧している時間長に
応じてデユーテイサイクルが変化して行くパルス
列信号を作成し、このパルス列信号を直流電圧に
変換し、この直流電圧を前記制御電圧とするもの
がある。
この方法はマイクロプロセツサ等による処理が
比較的簡単であるため有効なものであるが、従来
は、前記押釦キー等の操作時間長に対応する音量
制御のステツプ数に比例して前記パルス列信号即
ち制御電圧の大きさを一定比率で変化させるよう
にしていたため、次の欠点があつた。即ち、前記
音声回路用ICに印加する制御電圧とこのICから
の音声出力電圧の関係は第1図の実線のように略
リニアであるのに対して、その音声出力電圧と実
際に人間の耳に感じる音量との関係は同図の破線
のように大きくカーブしているので、第2図の実
線のように音量制御のステツプ数に比例して一定
比率で増大する電圧を作成し、この電圧をその
まゝ前記音声回路用ICの制御電圧として印加し
たのでは、音量は前記ステツプ数の変化に対して
は第1図の破線よりも若干緩やかなカーブになる
とは言え、やはり第2図の破線のように非直線的
に変化することになる。このため、音量の小さい
ところでは音量変化の度合が大きく、音量の大き
いところではそれが小さくなつて極めて不都合な
ものとなる。
そこで、本発明は斯る点に留意し、上述の如き
デジタル的な音量制御回路に於いて、音量制御の
ステツプ数に対して音量を略リニアに変化できる
ようにした音量制御装置を提案するものであり、
以下、その詳細を説明する。
第3図は本発明の音量制御装置の概略構成を示
しており、1は音量アツプ用キイー1a及び音量
ダウン用キイー1bを備える押釦回路、2はその
キーからの信号を制御入力とする演算処理回路
部、3はそこから導出される制御コード信号に応
じて音量制御用のパルス列信号を作成する制御用
パルス発生回路部、4はそこから出力されるパル
ス列信号を直流電圧に変換するローパスフイルタ
回路である。
前記演算処理回路部2は例えば0.5秒毎に1個
づつパルスを導出するタイマー回路5を備えてお
り、判定回路6はそのパルスのタイミングで前記
押釦回路1からの信号の有無を検出する。そし
て、アツプ用キイー1aが押されており、従つ
て、そのキイーからの信号が入力されている時
は、上記判定回路6は演算回路7に加算を行う旨
の指示を与え、この演算回路7はRAM(ランダ
ム・アクセス・メモリ)等からなる記憶回路8に
記憶されていたそれ以前〔上記キイー1aを押す
前〕のステツプ数を読み出し、そのステツプ数に
1を加える演算を行ない、その演算結果を新たに
上記記憶回路8に記憶させる。その際、この記憶
回路8は上記ステツプ数を第1表に示す4ビツト
の2進数の上位桁(左)側に“0”を2個追加し
た6ビツトのコードとして記憶するが、その理由
は後に明らかとなる。また、本実施例では音量制
御のステツプ数は0〜15の16段階としている。
従つて、今、例えば、記憶回路8にステツプ数
=3即ち000011のコードが記憶されている場合
に、アツプ用キイー1aを押すと、そのキイーが
押されている状態でタイマー回路5からの最初の
パルスが判定回路6に到来すると、演算回路7は
3+1=4の演算を行い、同様に次のパルスで4
+1=5の演算を行うが、ここで上記キイー1a
を離すとその演算結果5即ち000101が記憶回路8
に記憶されることになる。また、ダウン用キイー
1bを押した時は、演算回路7が1を減算する他
は上記と同様に動作する。
前記記憶回路8から導出されたステツプ数を表
わす2進数コード信号はコード変換回路9に導入
され、ここから第2表に示す並列6ビツトの制御
コード信号として導出される。このコード変換回
路9は例えば記憶回路8から導出される上記2進
数コードをアドレスとして第2表の制御コードを
予め格納させたROM(リード・オンリー・メモ
リ)等を使用してもよいが、演算処理回路部2及
びパルス発生回路部3をマイクロプロセツサー
(所謂マイコン)によつて構成する場合には、第
4図に示すようなソフトウエア的処理によつてそ
のコード変換機能を達成するようにできる。
なお、前記記憶回路8に前述の2進数コード
(ステツプ数)を6ビツトの信号として記憶させ
るようにしたのは、このような処理を行うのに便
利なためであるが、このようにせず4ビツトの上
記2進数コードをそのまゝ記憶回路8に記憶さ
せ、それを読み出した時に一度6ビツトの2進数
コードに変換してからそのような処理をしてもよ
いのは勿論である。
前記コード変換回路9から導出された前記制御
コード信号の各ビツト出力は第2表の上位桁(左
側)から順次対応して6個のパルス発生回路10
a〜10d及び10e,10fそれぞれ印加され
る。そして、この各パルス発生回路は上記制御コ
ード信号の該当するビツトが“1”の時に第5図
に示されるタイミングで次のようなパルス幅のパ
ルス列信号をそれぞれ発生させる。即ち、パルス
発生回路10aは前述したタイマー回路5の繰り
返し周期(0.5秒)よりも充分短かいパルス幅を
もつ基準パルスP1を発生させ、パルス発生回路1
0bはその基準パルスのパルス幅の2倍のパルス
幅をもつパルスP2を発生させ、同様に10c,1
0dはそれぞれ上記基準パルスの22=4倍及び23
=8倍のパルス幅をもつパルスP4,P8を発生さ
せ、また、10e,10fはそれぞれ上記基準パ
ルスP1の1/2及び1/22=1/4のパルス幅をもつパル
スPh,Pgを発生させるようになつている。な
お、第5図でt0は前記コード変換回路9から制御
コード信号が到来する時点を表わしている。
このため、前記パルス発生回路10a〜10f
の各出力を入力とするオアゲート11の出力は第
2表の制御コードに対して第6図のようになる。
しかも、上記各パルス発生回路はそれらに印加さ
れる制御コード信号の該当するビツトが“0”に
ならない限り、その各パルスを0.5秒毎に繰り返
して発生させるようになつているため、制御コー
ドの内容が変らない限り、即ち、キイー1a,1
bの何れもが押されていない時は、上記オアゲー
ト11からは第6図の0〜15のうちの何れかの
パルスが0.5秒毎に繰り返し発生することにな
る。また、キイー1a,1bの何れか一方を押し
続けている時は上記制御コードの内容が演算回路
7での演算内容に応じて0.5秒毎に変化して行く
ので、オアゲート11からは第6図のパルスが
次々に導出されるとになる。
前記オアゲート11から導出されたパルス列信
号は積分回路等からなるフイルタ回路4を通るこ
とによつて直流電圧に変換される。そして、この
直流電圧の大きさは第6図のパルス列信号のデユ
ーテイサイクルによつて決まる。即ち、第6図で
“ハイ”の期間の合計の時間長が長いものほど上
記フイルタ回路4からの直流電圧が大きくなる。
その際、第6図の各パルス列信号は第2表に従つ
て基準パルスとその基準パルスの2、4、8倍及
び1/4、1/2のパルス幅をもつパルスをもとに作成
されているから、上記フイルタ回路4からの直流
電圧はステツプ数の変化に比例して単調に(一定
比率で)で増減せず、第7図の実線のようなカー
ブで変化することになる。このため、この直流電
圧を冒頭で説明した音声回路用ICの利得制御電
圧として印加すれば、第1図の破線の特性が補正
されることによつて、視聴者の耳にはステツプ数
の変化に対して音量が略リニアに変化して聴える
ことになり、所期の目的が達せられる訳である。
更に、斯る点を先行技術について説明する。即
ち、先行技術では、記憶回路8から導出されたス
テツプ数に対応する4ビツトの2進数コード信号
〔この場合は4ビツトの2進数をそのまゝ記憶回
路8に記憶するようにしておけばよい〕の各ビツ
ト出力をそのまゝパルス発生回路10a〜10d
に印加〔この場合にはパルス発生回路10e,1
0fを設けない〕することにより、第8図のタイ
ミングでパルスP1〜P6を発生させれば、オアゲー
ト11から導出されるパルス列信号は第9図のよ
うにステツプ数に従つて前述の基準パルス幅づつ
“ハイ”期間が増減することになる。このため、
このパルス列信号をフイルタ回路4を通すことに
よつて得る直流電圧は第7図の破線のようなリニ
アな特性となり、従つて、冒頭で説明したような
不都合を生じる訳である。
なお、これまでは、第3図の演算処理回路部2
及びパルス発生回路部3をデイスクリートな回路
で構成する場合に則して説明したが、それらは一
部前述したように、マイコン等を使用すれば全て
ソフトウエア処理によつて達成できることにな
る。
また、電源を投入した時に、テレビジヨン受像
機等が予め決められた所定の音量で動作するよう
に、電源投入時に記憶回路8を所定のステツプ数
にセツトするための所謂イニシヤライザ機能等も
備えられているが、斯る点は本発明の要旨外であ
るので、これ以上の説明は省略する。
更に、第3図の実施例では押釦回路1からの信
号を演算処理回路部2に導く際に特に説明しなか
つたが、その押釦回路からの信号を電気信号とし
て上記回路部2に直接導入してもよく、また、光
或いは超音波等を媒体とするリモートコントロー
ル信号として導入してもよいのは勿論である。
以上詳述した如く、本発明の音量制御装置に依
れば、音量制御用の押釦キイー等の操作時間長に
応じて音量をデジタル的に制御させる音量制御回
路に於いて、前記操作時間長に対応する音量制御
のステツプ数の変化に応じてデユーテイサイクル
が非直線的に変化するパルス列信号を発生せし
め、そのパルス列信号を変換して得る直流電圧を
音声増幅回路の利得制御電圧として印加するよう
にしているので、音声出力電圧に対する音量の非
直線的な特性を補正して上記ステツプ数の変化に
応じて上記音量を略直線的に変化させることがで
き、テレビジヨン受像機等に採用すればその効果
は大である。 DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a volume control device for a television receiver or the like. In recent years, television receivers have been using audio circuit ICs that are capable of controlling the gain of an audio amplifier circuit using a DC voltage to change the volume. Therefore, recently, we have targeted ICs for audio circuits using direct current control, and are controlling the volume control voltage applied to these ICs using pushbutton key operations or microprocessors that use remote control signals as control inputs. A volume control circuit has been proposed in which the volume is adjusted digitally. One method of volume control using such digital processing is to create a pulse train signal whose duty cycle changes depending on the length of time the push button key is pressed, and convert this pulse train signal into a DC voltage. There is a device that converts the DC voltage and uses this DC voltage as the control voltage. This method is effective because processing by a microprocessor or the like is relatively simple, but conventionally, the pulse train signal, that is, the pulse train signal, is Since the magnitude of the control voltage was changed at a constant ratio, the following drawbacks occurred. That is, while the relationship between the control voltage applied to the audio circuit IC and the audio output voltage from this IC is approximately linear as shown by the solid line in Figure 1, the relationship between the audio output voltage and the actual human ear The relationship between the perceived volume and the volume is greatly curved as shown in the broken line in the figure, so we created a voltage that increases at a constant rate in proportion to the number of volume control steps, as shown in the solid line in Figure 2, and this voltage If it is applied as is as the control voltage of the audio circuit IC, the volume will be a slightly gentler curve with respect to the change in the number of steps than the broken line in Figure 1, but it will still curve as shown in Figure 2. It will change non-linearly as shown by the broken line. For this reason, the degree of change in volume is large when the volume is low, and becomes small when the volume is high, which is extremely inconvenient. Therefore, the present invention takes these points into consideration and proposes a volume control device in which the volume can be changed substantially linearly with respect to the number of volume control steps in the digital volume control circuit as described above. and
The details will be explained below. FIG. 3 shows a schematic configuration of the volume control device of the present invention, in which 1 is a push button circuit comprising a volume up key 1a and a volume down key 1b, and 2 is an arithmetic process using signals from the keys as control inputs. A circuit section, 3 is a control pulse generation circuit section that creates a pulse train signal for volume control according to a control code signal derived therefrom, and 4 is a low-pass filter circuit that converts the pulse train signal output from there into a DC voltage. It is. The arithmetic processing circuit section 2 includes a timer circuit 5 that derives one pulse every 0.5 seconds, for example, and the determination circuit 6 detects the presence or absence of a signal from the push button circuit 1 at the timing of the pulse. Then, when the up key 1a is pressed and a signal from that key is being input, the determination circuit 6 gives an instruction to the arithmetic circuit 7 to perform addition, and the arithmetic circuit 7 reads the previous step number (before pressing the key 1a) stored in the memory circuit 8 consisting of a RAM (random access memory), etc., performs an operation to add 1 to the step number, and calculates the result of the operation. is newly stored in the storage circuit 8. At that time, this memory circuit 8 stores the above step number as a 6-bit code with two "0"s added to the upper digit (left) side of the 4-bit binary number shown in Table 1.The reason is It will become clear later. Further, in this embodiment, the number of steps for volume control is 16 from 0 to 15. Therefore, for example, if the number of steps = 3, that is, the code 000011 is stored in the memory circuit 8, if the up key 1a is pressed, the first code from the timer circuit 5 will be When the pulse reaches the determination circuit 6, the arithmetic circuit 7 performs the calculation 3+1=4, and similarly, the next pulse
The calculation +1=5 is performed, and here the above key 1a
When released, the calculation result 5, 000101, is stored in the memory circuit 8.
will be memorized. Further, when the down key 1b is pressed, the operation is the same as described above except that the arithmetic circuit 7 subtracts 1. The binary code signal representing the step number derived from the storage circuit 8 is introduced into the code conversion circuit 9, from which it is derived as a parallel 6-bit control code signal shown in Table 2. This code conversion circuit 9 may use, for example, a ROM (read only memory) or the like in which the control codes in Table 2 are stored in advance using the binary code derived from the storage circuit 8 as an address. When the processing circuit section 2 and the pulse generation circuit section 3 are configured by a microprocessor (so-called microcomputer), the code conversion function can be achieved through software processing as shown in FIG. Can be done. The reason why the aforementioned binary code (step number) is stored in the storage circuit 8 as a 6-bit signal is because it is convenient to perform such processing. Of course, it is also possible to store the bit binary code as is in the storage circuit 8, and when reading it out, convert it into a 6-bit binary code and then perform such processing. Each bit output of the control code signal derived from the code conversion circuit 9 is sent to six pulse generation circuits 10 in order from the upper digit (left side) of Table 2.
A to 10d and 10e and 10f are applied respectively. Each of the pulse generating circuits generates a pulse train signal having the following pulse width at the timing shown in FIG. 5 when the corresponding bit of the control code signal is "1". That is, the pulse generation circuit 10a generates a reference pulse P1 having a pulse width sufficiently shorter than the repetition period (0.5 seconds) of the timer circuit 5 described above, and the pulse generation circuit 1
0b generates a pulse P 2 with a pulse width twice that of its reference pulse, and similarly 10c, 1
0d are 2 2 = 4 times and 2 3 times the reference pulse above, respectively.
Pulses P 4 and P 8 with a pulse width of =8 times are generated, and 10e and 10f are pulses P with a pulse width of 1/2 and 1/2 2 = 1/4 of the reference pulse P 1 , respectively. h and P g are generated. Note that in FIG. 5, t 0 represents the time point at which the control code signal arrives from the code conversion circuit 9. Therefore, the pulse generation circuits 10a to 10f
The output of the OR gate 11 which receives each output as input is as shown in FIG. 6 for the control code in Table 2.
Moreover, each of the above-mentioned pulse generation circuits is designed to repeatedly generate each pulse every 0.5 seconds unless the corresponding bit of the control code signal applied to them becomes "0". As long as the contents do not change, that is, keys 1a, 1
When none of the buttons b are pressed, the OR gate 11 repeatedly generates one of the pulses 0 to 15 in FIG. 6 every 0.5 seconds. Furthermore, when either key 1a or 1b is kept pressed, the content of the control code changes every 0.5 seconds depending on the content of the calculation in the calculation circuit 7. pulses are derived one after another. The pulse train signal derived from the OR gate 11 is converted into a DC voltage by passing through a filter circuit 4 consisting of an integrating circuit or the like. The magnitude of this DC voltage is determined by the duty cycle of the pulse train signal shown in FIG. That is, in FIG. 6, the longer the total time length of the "high" periods, the greater the DC voltage from the filter circuit 4.
At that time, each pulse train signal in Figure 6 is created based on a reference pulse and pulses with pulse widths 2, 4, 8 times, 1/4, and 1/2 of the reference pulse according to Table 2. Therefore, the DC voltage from the filter circuit 4 does not increase or decrease monotonically (at a constant ratio) in proportion to the change in the number of steps, but instead changes in a curve like the solid line in FIG. Therefore, if this DC voltage is applied as the gain control voltage of the audio circuit IC explained at the beginning, the characteristics indicated by the broken line in Figure 1 will be corrected, and the listener will notice a change in the number of steps. The volume can be heard as it changes approximately linearly, and the intended purpose can be achieved. Furthermore, this point will be explained regarding the prior art. That is, in the prior art, a 4-bit binary code signal corresponding to the step number derived from the memory circuit 8 (in this case, the 4-bit binary number may be stored as is in the memory circuit 8). ] are directly transmitted to the pulse generation circuits 10a to 10d.
[In this case, pulse generation circuits 10e, 1
If pulses P 1 to P 6 are generated at the timing shown in FIG. 8 by not providing 0f], the pulse train signal derived from the OR gate 11 will follow the above-mentioned standard according to the number of steps as shown in FIG. The "high" period increases or decreases by the pulse width. For this reason,
The DC voltage obtained by passing this pulse train signal through the filter circuit 4 has a linear characteristic as shown by the broken line in FIG. 7, and therefore causes the problem described at the beginning. Note that until now, the arithmetic processing circuit section 2 in FIG.
Although the explanation has been made based on the case where the pulse generating circuit section 3 is constructed of discrete circuits, as described above, all of these can be achieved by software processing using a microcomputer or the like. It is also provided with a so-called initializer function for setting the memory circuit 8 to a predetermined number of steps when the power is turned on so that the television receiver or the like operates at a predetermined volume when the power is turned on. However, since such a point is outside the gist of the present invention, further explanation will be omitted. Further, in the embodiment shown in FIG. 3, although no particular explanation was given when introducing the signal from the push button circuit 1 to the arithmetic processing circuit section 2 , the signal from the push button circuit is directly introduced into the circuit section 2 as an electric signal. Of course, it may also be introduced as a remote control signal using light, ultrasonic waves, or the like as a medium. As detailed above, according to the volume control device of the present invention, in the volume control circuit that digitally controls the volume according to the operation time of a push button key for volume control, etc. Generate a pulse train signal whose duty cycle changes non-linearly in accordance with changes in the number of steps of the corresponding volume control, and apply the DC voltage obtained by converting the pulse train signal as the gain control voltage of the audio amplification circuit. This makes it possible to correct the non-linear characteristics of the volume with respect to the audio output voltage and change the volume approximately linearly in accordance with the change in the number of steps, making it suitable for use in television receivers, etc. Bass has a great effect.
第1図は本発明が対象とする音声回路用ICの
直流制御電圧対音声出力電圧特性及び音声出力電
圧と音量の関係を示す図、第2図は従来の音量制
御回路の特性を示す図、第3図は本発明の音量制
御装置の概略構成を示す図、第4図は第3図の回
路の要部をマイコンで構成した場合のコード変換
動作を説明するための図、第5図は第3図のパル
ス発生回路の出力信号波形を示す図、第6図は第
3図のオアゲートの出力信号波形を示す図、第7
図は第3図の回路と先行技術の特性を比較して示
す図、第8図及び第9図は先行技術に関する第5
図及び第6図と同様の図である。
1……音量制御用押釦回路、2……演算回路
部、3……パルス発生回路部、4……ローパスフ
イルタ回路、5……タイマー回路、6……判定回
路、7……演算回路、8……記憶回路、9……コ
ード変換回路、10a〜10f……パルス発生回
路、11……オアゲート。
FIG. 1 is a diagram showing the DC control voltage vs. audio output voltage characteristics and the relationship between audio output voltage and volume of the audio circuit IC targeted by the present invention, and FIG. 2 is a diagram showing the characteristics of a conventional volume control circuit. FIG. 3 is a diagram showing a schematic configuration of the volume control device of the present invention, FIG. 4 is a diagram for explaining the code conversion operation when the main part of the circuit in FIG. 3 is configured with a microcomputer, and FIG. FIG. 6 is a diagram showing the output signal waveform of the pulse generation circuit in FIG. 3, FIG. 6 is a diagram showing the output signal waveform of the OR gate in FIG.
The figure shows a comparison of the characteristics of the circuit in Figure 3 and the prior art, and Figures 8 and 9 show the characteristics of the prior art circuit.
FIG. 6 is a diagram similar to FIG. DESCRIPTION OF SYMBOLS 1... Volume control push button circuit, 2 ... Arithmetic circuit section, 3 ... Pulse generation circuit section, 4... Low pass filter circuit, 5... Timer circuit, 6... Judgment circuit, 7... Arithmetic circuit, 8 ... Memory circuit, 9 ... Code conversion circuit, 10a to 10f ... Pulse generation circuit, 11 ... OR gate.
【表】【table】
【表】【table】
Claims (1)
れるタイミングパルスを計数し、その2進計数値
を音量変化のステツプ数を示す2進コード信号と
して出力するパルス演算部と、 前記2進コード信号の各コード毎に予め定めた
2進数データを上記2進コード信号に対応して読
出すことによりそのコード信号の数値変化に対し
て指数関数的に数値が変化して行く制御コード信
号を出力するコード変換部と、 前記制御コード信号でトリガされたときに前記
タイミングパルスのパルス間隔よりも充分短いパ
ルス幅を最小パルス幅とし、その2n倍(n=
0、1、2、………)のパルス幅の各パルスを互
いに重ならないタイミングで且つ上記パルス間隔
よりも短い間隔でそれぞれ繰り返し発生する複数
個のパルス発生手段を備え、その各パルス発生手
段はパルス幅の小さいパルスを発生するものほど
前記制御コード信号の低位桁側に対応するよう配
置され、且つ、その各々が上記制御コード信号の
対応する桁の論理1の出力によつてトリガされ、
この各パルス発生手段の出力パルスの論理和出力
を導出するよう構成されたパルス発生部と、 前記制御コード信号に対応して上記パルス発生
部から出力されるパルス列信号を平滑することに
よつて前記ステツプ数に対して略指数関数的に変
化する直流電圧を作成する制御電圧作成部と からなり、上記制御電圧作成部からの直流電圧を
音声増幅回路の利得制御電圧として印加するよう
にした音量制御装置。[Claims] 1. A pulse calculation unit that counts timing pulses generated at fixed time intervals during the operation of a push button key and outputs the binary count value as a binary code signal indicating the number of steps of volume change. By reading predetermined binary data for each code of the binary code signal in accordance with the binary code signal, the numerical value changes exponentially with respect to the numerical change of the code signal. a code converter that outputs a control code signal; a minimum pulse width that is sufficiently shorter than the pulse interval of the timing pulse when triggered by the control code signal;
0, 1, 2,... Those generating pulses with smaller pulse widths are arranged so as to correspond to lower digits of the control code signal, and each of them is triggered by the output of logic 1 of the corresponding digit of the control code signal,
a pulse generator configured to derive a logical sum output of the output pulses of each of the pulse generators; and a pulse train signal outputted from the pulse generator in response to the control code signal. A volume control device comprising a control voltage generation unit that generates a DC voltage that changes approximately exponentially with respect to the number of steps, and the DC voltage from the control voltage generation unit is applied as a gain control voltage to an audio amplification circuit. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13601478A JPS5561116A (en) | 1978-10-31 | 1978-10-31 | Sound volume control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13601478A JPS5561116A (en) | 1978-10-31 | 1978-10-31 | Sound volume control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5561116A JPS5561116A (en) | 1980-05-08 |
JPS6117413B2 true JPS6117413B2 (en) | 1986-05-07 |
Family
ID=15165158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13601478A Granted JPS5561116A (en) | 1978-10-31 | 1978-10-31 | Sound volume control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5561116A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0752818B2 (en) * | 1987-01-28 | 1995-06-05 | 三洋電機株式会社 | Digital control device for electronic equipment |
JPS6423118U (en) * | 1987-07-31 | 1989-02-07 | ||
US20060153405A1 (en) * | 2005-01-13 | 2006-07-13 | Myers Bruce A | Audio automatic volume control |
DE102005011503B3 (en) * | 2005-03-12 | 2006-05-18 | Insta Elektro Gmbh | Lighting method for pulsed triggering of lighting devices/LEDs splits a period into multiple time blocks of different duration firmly arranged as to time within the period |
-
1978
- 1978-10-31 JP JP13601478A patent/JPS5561116A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5561116A (en) | 1980-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6117413B2 (en) | ||
GB2113875A (en) | Electronic timepiece | |
KR910006154B1 (en) | Digital muting circuit | |
JPS5927347A (en) | Interpolative function generator for determining root for transmitter | |
US20020048318A1 (en) | Method and device for pulse density modulation | |
JPS5945306B2 (en) | Digital to analog converter | |
JP3048262B2 (en) | Muting device | |
US4843391A (en) | System for analog-digital-analog conversion | |
JPH0330876Y2 (en) | ||
JPH0555917A (en) | A/d converter | |
JPS628080Y2 (en) | ||
US5808542A (en) | Alarm tone generating circuit for a radio paging receiver | |
JPH01162008A (en) | Sound volume adjusting circuit | |
JP3431760B2 (en) | AD converter | |
KR940009389B1 (en) | Control code discrimination apparatus and method of remote control | |
JPS6235118Y2 (en) | ||
JPH05308286A (en) | D/a converter | |
JPH0121515B2 (en) | ||
JPH043554B2 (en) | ||
JP2853723B2 (en) | Pulse width modulation circuit | |
JPH0582598B2 (en) | ||
JPS6213120Y2 (en) | ||
JPH0718179Y2 (en) | Automatic gain adjustment circuit | |
JPS5838038A (en) | Digital countor for reception frequency applied to radio receiver | |
SU995257A2 (en) | Pulse-width modulator |