JPH0718179Y2 - Automatic gain adjustment circuit - Google Patents

Automatic gain adjustment circuit

Info

Publication number
JPH0718179Y2
JPH0718179Y2 JP699693U JP699693U JPH0718179Y2 JP H0718179 Y2 JPH0718179 Y2 JP H0718179Y2 JP 699693 U JP699693 U JP 699693U JP 699693 U JP699693 U JP 699693U JP H0718179 Y2 JPH0718179 Y2 JP H0718179Y2
Authority
JP
Japan
Prior art keywords
circuit
converter
output
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP699693U
Other languages
Japanese (ja)
Other versions
JPH0662624U (en
Inventor
和弥 情野
Original Assignee
ジェイ・アール・シー特機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェイ・アール・シー特機株式会社 filed Critical ジェイ・アール・シー特機株式会社
Priority to JP699693U priority Critical patent/JPH0718179Y2/en
Publication of JPH0662624U publication Critical patent/JPH0662624U/en
Application granted granted Critical
Publication of JPH0718179Y2 publication Critical patent/JPH0718179Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】本考案は、超音波等のバースト波
信号のように断続して送信される信号を受信する受信増
幅回路において、自動利得制御を行う自動利得調整回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain adjustment circuit for performing automatic gain control in a reception amplification circuit for receiving a signal which is intermittently transmitted like a burst wave signal such as an ultrasonic wave.

【0002】[0002]

【従来の技術】従来の自動利得調整回路として、図3に
示すようなホールド回路を使用したものがある。図3に
おいて、サンプルホールド回路15は長時間のデータ保
持が不可能なため、その出力は小さい値になっている。
従って、割算回路16は入力信号Viを小さい値で割る
こととなるため、その出力は大となり、割算回路16は
高利得増幅器として動作する。
2. Description of the Related Art As a conventional automatic gain adjustment circuit, there is one using a hold circuit as shown in FIG. In FIG. 3, since the sample hold circuit 15 cannot hold data for a long time, its output has a small value.
Therefore, since the division circuit 16 divides the input signal Vi by a small value, its output becomes large, and the division circuit 16 operates as a high gain amplifier.

【0003】このとき、入力信号Viとしてバースト波
信号が割算回路16に入力すると、その出力は規定値よ
りも大となり、検波回路12の出力並びに一方の入力を
基準電圧Riとした掛算回路13の出力も大となる。コ
ンパレータ14はサンプルホールド回路15への入力値
をサンプルするもので、コンパレータ14がバースト波
信号を検出するとサンプルホールド回路15の出力は大
となる。
At this time, when the burst wave signal is input to the division circuit 16 as the input signal Vi, its output becomes larger than the specified value, and the output of the detection circuit 12 and the multiplication circuit 13 using one input as the reference voltage Ri. The output of is also large. The comparator 14 samples the input value to the sample hold circuit 15, and when the comparator 14 detects the burst wave signal, the output of the sample hold circuit 15 becomes large.

【0004】この状態で初めて割算回路16は増幅度を
下げるように動作し、出力信号Voは過大出力から適正
出力に制御される。
In this state, for the first time, the division circuit 16 operates so as to reduce the amplification degree, and the output signal Vo is controlled from excessive output to proper output.

【0005】[0005]

【考案が解決しようとする課題】しかしながら上記従来
の自動利得調整回路では、サンプルホールド回路15は
限られた時間しかデータを保持することができないた
め、次のバースト波信号が入力されるまでの間にリーク
してしまい、初期の状態、すなわち出力値が小さい状態
に戻ってしまう。図4に上記動作における各部波形図を
示す。
However, in the above-mentioned conventional automatic gain adjustment circuit, the sample hold circuit 15 can hold the data only for a limited time, and therefore, until the next burst wave signal is input. To the initial state, that is, the output value is small. FIG. 4 shows a waveform chart of each part in the above operation.

【0006】このため、特にバースト波信号の現れる頻
度の少ない長周期バースト波信号の場合には、サンプル
ホールド回路15において次のバースト波信号が現れる
まで正しく検波信号をホールドできず、自動利得調整回
路として適切に動作させることが困難であった。
Therefore, particularly in the case of a long-period burst wave signal in which the burst wave signal rarely appears, the detection signal cannot be correctly held until the next burst wave signal appears in the sample hold circuit 15, and the automatic gain adjustment circuit. It was difficult to operate properly.

【0007】また、他の従来例としてマイクロプロセッ
サ(CPU)を組み込みディジタル処理により制御する
自動利得調整回路がある。図5において、入力信号Vi
として入力したバースト波信号は、そのときのD/Aコ
ンバータ27の出力により割算回路21で割算、すなわ
ち利得制御され出力信号Voとして出力される。
Another conventional example is an automatic gain adjustment circuit that incorporates a microprocessor (CPU) and controls by digital processing. In FIG. 5, the input signal Vi
The burst wave signal inputted as is divided by the division circuit 21 by the output of the D / A converter 27 at that time, that is, the gain is controlled and output as the output signal Vo.

【0008】コンパレータ25が出力信号Voを検出す
ると、CPU24に対して割り込み信号を出力する。こ
れによりCPU24は、A/Dコンバータ22の出力を
インタフェース回路23を介して入力し、A/Dコンバ
ータ22の出力が適正値になるように演算処理を行う。
演算処理された信号は、インタフェース回路26を介し
てD/Aコンバータ27に対して出力される。D/Aコ
ンバータ27によってD/A変換された信号は、割算回
路21に入力され、割算回路21の出力、すなわち出力
信号Voを過大出力から適正出力に制御する。
When the comparator 25 detects the output signal Vo, it outputs an interrupt signal to the CPU 24. As a result, the CPU 24 inputs the output of the A / D converter 22 via the interface circuit 23 and performs arithmetic processing so that the output of the A / D converter 22 becomes an appropriate value.
The arithmetically processed signal is output to the D / A converter 27 via the interface circuit 26. The signal D / A converted by the D / A converter 27 is input to the division circuit 21, and the output of the division circuit 21, that is, the output signal Vo is controlled from an excessive output to an appropriate output.

【0009】しかし、自動利得調整回路にCPUを組み
込む場合にはソフトウェアを必要とし、かつ回路が複雑
で高価になるという問題があった。
However, when the CPU is incorporated in the automatic gain adjustment circuit, software is required, and the circuit is complicated and expensive.

【0010】本考案は、上記の課題に鑑み、バースト波
信号等の断続信号に対し、断続周期の長短に関係なく正
確に自動利得制御を行うことのできる自動利得調整回路
を提供することを目的とする。
In view of the above problems, the present invention aims to provide an automatic gain adjustment circuit capable of accurately performing automatic gain control for an intermittent signal such as a burst wave signal regardless of the length of the intermittent period. And

【0011】[0011]

【課題を解決するための手段】本考案は上記目的を達成
するために、バースト波信号等の断続して送信される信
号を受信し、受信した信号の利得を自動制御する自動利
得調整回路において、検波信号を入力するラダー抵抗形
D/Aコンバータとラダー抵抗形D/Aコンバータによ
り帰還回路を構成し入力信号を利得制御する演算増幅回
路からなる可変増幅手段と、検波回路の出力並びにD/
Aコンバータ及び反転増幅回路を介して入力するラッチ
回路の出力とを加算する加算回路と加算回路の出力をア
ナログ・ディジタル変換するA/DコンバータとA/D
コンバータの出力を保持しD/Aコンバータ及びラダー
抵抗形D/Aコンバータに対し検波信号を出力するラッ
チ回路からなる検波信号発生手段と、出力信号を検出し
てA/Dコンバータ及びラッチ回路を制御するコンパレ
ータとから構成する。
In order to achieve the above object, the present invention provides an automatic gain adjusting circuit for receiving a signal transmitted intermittently such as a burst wave signal and automatically controlling the gain of the received signal. A variable amplification means comprising a feedback circuit composed of a ladder resistance type D / A converter for inputting a detection signal and a ladder resistance type D / A converter, and an operational amplification circuit for gain control of an input signal, the output of the detection circuit and D /
An adder circuit for adding the output of the latch circuit input through the A converter and the inverting amplifier circuit, and an A / D converter and an A / D converter for analog-digital conversion of the output of the adder circuit
Detection signal generating means including a latch circuit that holds the output of the converter and outputs a detection signal to the D / A converter and the ladder resistance type D / A converter, and controls the A / D converter and the latch circuit by detecting the output signal. And a comparator that

【0012】[0012]

【実施例】図1は本考案の一実施例を示す自動利得調整
回路の回路図である。図1において、入力信号Viは可
変増幅回路1の演算増幅回路11の一端子に入力され、
利得制御されて出力信号Voとして出力される。すなわ
ち、出力信号Voはラダー抵抗形D/Aコンバータ10
を介して演算増幅回路11に帰還され、ラダー抵抗形D
/Aコンバータ10の出力電圧によって出力信号Voは
制御される。
1 is a circuit diagram of an automatic gain adjusting circuit showing an embodiment of the present invention. In FIG. 1, the input signal Vi is input to one terminal of the operational amplifier circuit 11 of the variable amplifier circuit 1,
The gain is controlled and output as the output signal Vo. That is, the output signal Vo is the ladder resistance type D / A converter 10
Is fed back to the operational amplifier circuit 11 via the
The output signal Vo is controlled by the output voltage of the / A converter 10.

【0013】ここでラダー抵抗形D/Aコンバータは、
制御端子に入力される電圧に応じて、基準電圧端子に入
力する電圧を減衰して出力するもので、ラダー抵抗形D
/Aコンバータ10の出力電圧は、入力信号Viの電圧
値、すなわちラッチ回路6の出力により制御される。
Here, the ladder resistance type D / A converter is
The voltage input to the reference voltage terminal is attenuated and output according to the voltage input to the control terminal. Ladder resistance type D
The output voltage of the / A converter 10 is controlled by the voltage value of the input signal Vi, that is, the output of the latch circuit 6.

【0014】入力信号Viは検波回路2で検波され加算
回路4に入力される。加算回路4の出力はA/Dコンバ
ータ5によりA/D変換されてラッチ回路6に入力され
る。ラッチ回路6の出力は次に入力信号Viが入力され
るまで保持される。
The input signal Vi is detected by the detection circuit 2 and input to the addition circuit 4. The output of the adder circuit 4 is A / D converted by the A / D converter 5 and input to the latch circuit 6. The output of the latch circuit 6 is held until the next input signal Vi is input.

【0015】加算回路4では、ラッチ回路6で保持され
た前回入力値をD/Aコンバータ7及び反転増幅回路3
を介して一方の入力端子に入力し、今回入力値と前回入
力値との差分を求める。前回入力したバースト波信号に
よってラッチ回路6の出力が規定値よりも小さくなって
いるときには、加算回路4の出力は前回値より大とな
る。逆にラッチ回路6の出力が規定値よりも大きくなっ
ているときには、加算回路4の出力は前回値より小とな
る。
In the adder circuit 4, the previous input value held in the latch circuit 6 is added to the D / A converter 7 and the inverting amplifier circuit 3.
Is input to one of the input terminals via to obtain the difference between the current input value and the previous input value. When the output of the latch circuit 6 is smaller than the specified value due to the burst wave signal input last time, the output of the addition circuit 4 becomes higher than the previous value. Conversely, when the output of the latch circuit 6 is larger than the specified value, the output of the adder circuit 4 becomes smaller than the previous value.

【0016】このように、ラッチ回路6の出力により可
変増幅回路1は、入力信号Viが規定値よりも小さい場
合には増幅度を高くし、逆に規定値よりも大きい場合に
は増幅度を低くするように動作する。これにより、出力
信号Voは最適値に自動的に制御される。
As described above, the output of the latch circuit 6 allows the variable amplification circuit 1 to increase the amplification degree when the input signal Vi is smaller than the specified value, and conversely, when the input signal Vi is larger than the specified value. Operates to lower. As a result, the output signal Vo is automatically controlled to the optimum value.

【0017】なお、A/Dコンバータ5及びラッチ回路
6は、コンパレータ8によって制御され、コンパレータ
8がバースト波信号を検出したときのみ、加算回路4の
出力はラッチ回路6に保持されるため、次のバースト波
信号が入力するまで正しく検波信号を保持でき、またバ
ースト波信号が入力されたときのみに新たな自動利得制
御が行われる。
The A / D converter 5 and the latch circuit 6 are controlled by the comparator 8, and the output of the adder circuit 4 is held in the latch circuit 6 only when the comparator 8 detects the burst wave signal. The detection signal can be correctly held until the burst wave signal is input, and new automatic gain control is performed only when the burst wave signal is input.

【0018】次に、上記動作について解析をする。図1
において、可変増幅器1の増幅度G、検波回路2の変換
定数K、検波回路2の出力Vk、反転増幅回路3の増幅
度−m、反転増幅回路3の出力Vm、加算回路4の出力
Va 、A/Dコンバータ5の基準電圧Vr、A/Dコン
バータ5の出力n、A/Dコンバータ5の最大入力時出
力N、ラッチ回路6の基準電圧Vrとしたとき、各々の
入力において次の関係式が成立する。
Next, the above operation will be analyzed. Figure 1
, The amplification degree G of the variable amplifier 1, the conversion constant K of the detection circuit 2, the output Vk of the detection circuit 2, the amplification degree -m of the inverting amplification circuit 3, the output Vm of the inverting amplification circuit 3, the output Va of the addition circuit 4, When the reference voltage Vr of the A / D converter 5, the output n of the A / D converter 5, the output N at the maximum input of the A / D converter 5, and the reference voltage Vr of the latch circuit 6 are set, the following relational expression is applied to each input. Is established.

【0019】 Vo=G・Vi (1) Vk=K・Vi (2) Vm=Vr・(n/N)・(−m) (3) Va=Vk−Vm (4) G=N/n (5) n=(Va/Vr)・N (6) (3)式と(6)式から Vm=(−m)・Va (7) (2)式と(7)式から(4)式は Va=Vi・{K/(1−m)} (8) (5)式、(6)式、(8)式から(1)式は Vo=(Vr/Va)・Vi =Vr・{(1−m)/K} (9) となる。Vo = G · Vi (1) Vk = K · Vi (2) Vm = Vr · (n / N) · (−m) (3) Va = Vk−Vm (4) G = N / n ( 5) n = (Va / Vr) * N (6) From the expressions (3) and (6), Vm = (-m) * Va (7) From the expressions (2) and (7), the expression (4) is Va = Vi · {K / (1-m)} (8) From Equation (5), Equation (6), and Equation (8), Equation (1) is Vo = (Vr / Va) · Vi = Vr · {( 1-m) / K} (9)

【0020】(9)式は、入力信号Viが本考案の自動
利得調整回路により、出力信号Voとして一定値に制御
され出力されることを示している。更に(9)式は、A
/Dコンバータ5及びラッチ回路6の基準電圧Vrによ
り制御されることを示し、このA/Dコンバータ5及び
ラッチ回路6は、バースト波信号が入力したことを検出
するコンパレータ8により制御されるため、バースト波
信号が入力信号Viとして入力したときのみに、新たな
利得制御が行われ出力信号Voとして出力されることを
示している。
Equation (9) shows that the input signal Vi is controlled to a constant value as the output signal Vo by the automatic gain adjustment circuit of the present invention and is output. Furthermore, equation (9) is A
It is shown that the A / D converter 5 and the latch circuit 6 are controlled by the reference voltage Vr of the A / D converter 5 and the latch circuit 6, and the A / D converter 5 and the latch circuit 6 are controlled by the comparator 8 that detects the input of the burst wave signal. It is shown that new gain control is performed and output as the output signal Vo only when the burst wave signal is input as the input signal Vi.

【0021】図2は他の実施例の自動利得調整回路の構
成を示し、図1のA/Dコンバータ7をサンプルホール
ド回路7´で置換し、可変増幅回路1をラダー抵抗形D
/Aコンバータ10のみで構成したものである。
FIG. 2 shows the construction of an automatic gain adjustment circuit according to another embodiment. The A / D converter 7 of FIG. 1 is replaced with a sample hold circuit 7 ', and the variable amplifier circuit 1 is replaced with a ladder resistance type D.
The A / A converter 10 alone is used.

【0022】図2において、ラダー抵抗形D/Aコンバ
ータ10の基準電圧端子に入力信号Viを入力し、出力
端子から出力信号Voとして出力するため、可変増幅回
路1´はアッテネータとして動作する。また、サンプル
ホールド回路7´は前回入力したバースト波信号におけ
る加算回路4の出力を保持するもので、コンパレータ8
の制御により動作し、コンパレータ8がバースト波信号
を検出すると反転増幅回路3に対して出力する。図2に
おける回路動作は図1の場合と同様なため省略する。こ
の回路は、入力信号レベルが十分大きいときに有効であ
る。
In FIG. 2, since the input signal Vi is input to the reference voltage terminal of the ladder resistance type D / A converter 10 and is output as the output signal Vo from the output terminal, the variable amplifier circuit 1'operates as an attenuator. The sample hold circuit 7'holds the output of the adder circuit 4 in the burst wave signal input last time.
When the comparator 8 detects the burst wave signal, the comparator 8 outputs it to the inverting amplifier circuit 3. The circuit operation in FIG. 2 is similar to that in FIG. This circuit is effective when the input signal level is sufficiently high.

【0023】なお、上記実施例では可変増幅回路1にラ
ダー抵抗形D/Aコンバータ10を使用しているが、同
等の回路を抵抗とリレーまたはアナログスイッチにより
構成しても良い。
Although the ladder resistance type D / A converter 10 is used for the variable amplifier circuit 1 in the above embodiment, an equivalent circuit may be constituted by a resistor and a relay or an analog switch.

【0024】[0024]

【考案の効果】以上の説明から理解されるように、本考
案の自動利得調整回路では、次のバースト波信号が入力
するまで正しく検波信号を保持できるため、バースト波
信号等の断続信号に対し、断続周期の長短に関係なく正
確に自動利得制御を行えるという効果を有する。
As can be understood from the above description, the automatic gain adjustment circuit of the present invention can correctly hold the detection signal until the next burst wave signal is input. The advantage is that automatic gain control can be accurately performed regardless of the length of the intermittent cycle.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の自動利得調整回路の一実施例の構成を
示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of an embodiment of an automatic gain adjustment circuit of the present invention.

【図2】本考案の他の実施例の構成を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a configuration of another embodiment of the present invention.

【図3】従来のサンプルホールド回路を用いた自動利得
調整回路を示す回路図である。
FIG. 3 is a circuit diagram showing an automatic gain adjustment circuit using a conventional sample hold circuit.

【図4】図3における各部における波形図である。FIG. 4 is a waveform chart in each part in FIG.

【図5】従来のマイクロプロセッサを用いた自動利得調
整回路を示す回路図である。
FIG. 5 is a circuit diagram showing an automatic gain adjustment circuit using a conventional microprocessor.

【符号の説明】[Explanation of symbols]

1、1´ 可変増幅回路 2 検波回路 3 反転増幅回路 4 加算回路 5 A/Dコンバータ 6 ラッチ回路 7 D/Aコンバータ 7´ サンプルホールド回路 8 コンパレータ 10 ラダー抵抗形D/Aコンバータ 11 演算増幅回路 1, 1'Variable amplification circuit 2 Detection circuit 3 Inversion amplification circuit 4 Addition circuit 5 A / D converter 6 Latch circuit 7 D / A converter 7'Sample hold circuit 8 Comparator 10 Ladder resistance D / A converter 11 Operational amplification circuit

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 バースト波信号等の断続して送信される
信号を受信し、受信した信号の利得を自動制御する自動
利得調整回路において、 検波信号を入力するラダー抵抗形D/Aコンバータと該
ラダー抵抗形D/Aコンバータにより帰還回路を構成し
入力信号を利得制御する演算増幅回路からなる可変増幅
手段と、 検波回路の出力並びにD/Aコンバータ及び反転増幅回
路を介して入力するラッチ回路の出力とを加算する加算
回路と該加算回路の出力をアナログ・ディジタル変換す
るA/Dコンバータと該A/Dコンバータの出力を保持
し前記D/Aコンバータ及び前記ラダー抵抗形D/Aコ
ンバータに対し検波信号を出力するラッチ回路からなる
検波信号発生手段と、 出力信号を検出して前記A/Dコンバータ及び前記ラッ
チ回路を制御するコンパレータと、 を具備することを特徴とする自動利得調整回路。
1. A ladder resistance type D / A converter for inputting a detection signal in an automatic gain adjustment circuit for receiving a signal transmitted intermittently such as a burst wave signal and automatically controlling the gain of the received signal, and A variable amplification means composed of an operational amplification circuit that constitutes a feedback circuit by a ladder resistance type D / A converter and controls the gain of an input signal, and a latch circuit that receives the output of the detection circuit and the D / A converter and the inverting amplification circuit. An adder circuit for adding the output, an A / D converter for analog-digital converting the output of the adder circuit, and an output for the A / D converter, which holds the output of the A / D converter and the ladder resistor type D / A converter. Detection signal generating means including a latch circuit for outputting a detection signal, and detecting the output signal to control the A / D converter and the latch circuit An automatic gain adjustment circuit comprising: a comparator.
【請求項2】 請求項1において、前記可変増幅手段を
ラダー抵抗形D/Aコンバータのみで構成し、前記検波
信号発生手段における前記D/Aコンバータに変えて前
記加算回路の出力を入力するサンプルホールド回路と
し、前記コンパレータが前記A/Dコンバータ及び前記
サンプルホールド回路を制御することを特徴とする自動
利得調整回路。
2. The sample according to claim 1, wherein the variable amplification means is composed only of a ladder resistance type D / A converter, and the output of the adder circuit is input instead of the D / A converter in the detection signal generation means. A hold circuit, wherein the comparator controls the A / D converter and the sample and hold circuit.
JP699693U 1993-02-01 1993-02-01 Automatic gain adjustment circuit Expired - Lifetime JPH0718179Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP699693U JPH0718179Y2 (en) 1993-02-01 1993-02-01 Automatic gain adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP699693U JPH0718179Y2 (en) 1993-02-01 1993-02-01 Automatic gain adjustment circuit

Publications (2)

Publication Number Publication Date
JPH0662624U JPH0662624U (en) 1994-09-02
JPH0718179Y2 true JPH0718179Y2 (en) 1995-04-26

Family

ID=11653736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP699693U Expired - Lifetime JPH0718179Y2 (en) 1993-02-01 1993-02-01 Automatic gain adjustment circuit

Country Status (1)

Country Link
JP (1) JPH0718179Y2 (en)

Also Published As

Publication number Publication date
JPH0662624U (en) 1994-09-02

Similar Documents

Publication Publication Date Title
US7382150B2 (en) Sensitivity switchable detection circuit and method
KR940020366A (en) Digital servo circuit
JPS6238062A (en) Method and apparatus for detecting binary signal
KR970019506A (en) AGC device simultaneously satisfying sufficient impedance matching characteristics and linear AGC characteristics
JPH0622172A (en) Image pickup device
JPH057154A (en) A/d converter circuit
JPH0718179Y2 (en) Automatic gain adjustment circuit
JP4094460B2 (en) Analog signal level detection circuit
JPS6378610A (en) Double clock generation circuit
JP3036263B2 (en) AGC circuit
JPH0658772A (en) Signal processing circuit of encoder
KR950005254B1 (en) Noise compensation of audio pulse
JPS6340867A (en) Amplitude value operation apparatus
JP2527556Y2 (en) TVG circuit
JPS58182483A (en) Correcting method for characteristics of current amplification circuit
JPS63260208A (en) Digital agc system
JPS6331224A (en) Accuracy improving system for a/d conversion sample value
JP2001211125A (en) Detector circuit
JPS6318707B2 (en)
JP3238686B2 (en) Encoder signal processing method and device
JPH01231431A (en) A/d converting circuit
JP2002135119A (en) Analog signal measuring method and measurement circuit
JPH0442667A (en) Video signal clamp circuit
JPH02214330A (en) Digital agc circuit
JPS63242011A (en) Gain control circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term