JPS6117019B2 - - Google Patents
Info
- Publication number
- JPS6117019B2 JPS6117019B2 JP55136858A JP13685880A JPS6117019B2 JP S6117019 B2 JPS6117019 B2 JP S6117019B2 JP 55136858 A JP55136858 A JP 55136858A JP 13685880 A JP13685880 A JP 13685880A JP S6117019 B2 JPS6117019 B2 JP S6117019B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- program
- version
- version number
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000010365 information processing Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明は装置版数を変更したときもプログラム
の実行制御が簡易にできるようプログラムを同一
フアイルに組入れたプログラムの実行制御方式に
関する。 電子計算機を使用する情報処理装置を製造し工
場から出荷するとき所定の品質保証のため試験プ
ログラムを作成しておいて、それにより全装置を
動作させ不良品を排除している。この試験プログ
ラムはユーザの使用現場において装置の正常性を
確認するため保守プログラムとしても使用される
ようになつた。しかし装置に部分的にでも改造を
加えたとき（装置版数を変更するという）、ユー
ザの使用現場では同時に全装置が同一版数レベル
となつていることは少なく、版数の異なる装置の
併存することが多い。このとき装置の版数毎に新
規に試験プログラムを作成し直し、それを各々異
なつたフアイルに収容し、試験実行時には各装置
版数に応じたフアイルを使用していたため、試験
プログラムの管理や運用が複雑となつた。また装
置の現在の版数が判然としないとき、或いは新版
数のフアイルのみ置いてあるときなど不一致のプ
ログラムにより動作させるためユーザは装置が不
良であると誤つた判断をすることが多かつた。 本発明の目的は前述の欠点を改善し、装置版数
が変更されてもプログラムは同一フアイル内に収
容し効率良く実行制御する方式を提供することに
ある。 以下図面に示す本発明の実施例について説明す
る。第１図は試験プログラムを収容したフアイル
を概略的に示す図である。第１図においてTSB
は試験プログラムを複数に分割した試験プログラ
ムであつて、試験対象装置内の機能を分割し各機
能に応じた試験用データTSDを例えば試験実行
順に並べておく。そして各ブロツクにはブロツク
コードBCDを付す。試験ブロツクTSBは改造等
のため装置版数が変更されるとき、試験用データ
TSDも変更することを要するブロツクと、変更
を要しないブロツクとがある。前者を個別ブロツ
ク、後者を共通ブロツクとし、それらを区別する
ため版数を示すフラグビツト例えば版数コード
HSCを第１図に示すように設けておく。共通ブ
ロツクに対しては「全“０”」のようなコードと
しこれを共通コードとする。装置の版数が変る毎
に所定の試験用データTSDを変更したり、新規
に作成し個別ブロツクとして追加して行く。この
ときブロツクコードBCDは同じで版数コード
HSCが異なつている。即ち装置版数が変つたと
き試験プログラムのフアイルを全部新規に作成し
直すことではなく、機能的に分割した個別ブロツ
クを部分的に変え版数コードHSCを付して、変
更前の個別ブロツクの次の位置に挿入して行く。
このようにして版数変更の都度フアイル内のプロ
グラム量を増大させて行く。この場合、追加され
るプログラム量は変更した個別ブロツク分のみで
あるので、少ないフアイル量の増加で済む。 第２図は実際の装置版数と試験プログラム版数
との比較動作装置のブロツク図を示し、PRGは
実行版数レジスタ、DRGはデータ版数レジス
タ、PLGは実行可否制御論理回路を示す。複数台
の装置中に版数の不明のものがあつたとき、操作
員の打鍵PKにより実行版数レジスタPRGに想定
した版数例えば第２版のとき“10”をセツトす
る。第１図の試験プログラムのフアイルを稼動さ
せたとき先頭ブロツクから読出され版数コード
HSC部分がデータ版数レジスタDRGにセツトさ
れて行く。実行可否制御論理回路PLGの真理値を
下表に示す。
の実行制御が簡易にできるようプログラムを同一
フアイルに組入れたプログラムの実行制御方式に
関する。 電子計算機を使用する情報処理装置を製造し工
場から出荷するとき所定の品質保証のため試験プ
ログラムを作成しておいて、それにより全装置を
動作させ不良品を排除している。この試験プログ
ラムはユーザの使用現場において装置の正常性を
確認するため保守プログラムとしても使用される
ようになつた。しかし装置に部分的にでも改造を
加えたとき（装置版数を変更するという）、ユー
ザの使用現場では同時に全装置が同一版数レベル
となつていることは少なく、版数の異なる装置の
併存することが多い。このとき装置の版数毎に新
規に試験プログラムを作成し直し、それを各々異
なつたフアイルに収容し、試験実行時には各装置
版数に応じたフアイルを使用していたため、試験
プログラムの管理や運用が複雑となつた。また装
置の現在の版数が判然としないとき、或いは新版
数のフアイルのみ置いてあるときなど不一致のプ
ログラムにより動作させるためユーザは装置が不
良であると誤つた判断をすることが多かつた。 本発明の目的は前述の欠点を改善し、装置版数
が変更されてもプログラムは同一フアイル内に収
容し効率良く実行制御する方式を提供することに
ある。 以下図面に示す本発明の実施例について説明す
る。第１図は試験プログラムを収容したフアイル
を概略的に示す図である。第１図においてTSB
は試験プログラムを複数に分割した試験プログラ
ムであつて、試験対象装置内の機能を分割し各機
能に応じた試験用データTSDを例えば試験実行
順に並べておく。そして各ブロツクにはブロツク
コードBCDを付す。試験ブロツクTSBは改造等
のため装置版数が変更されるとき、試験用データ
TSDも変更することを要するブロツクと、変更
を要しないブロツクとがある。前者を個別ブロツ
ク、後者を共通ブロツクとし、それらを区別する
ため版数を示すフラグビツト例えば版数コード
HSCを第１図に示すように設けておく。共通ブ
ロツクに対しては「全“０”」のようなコードと
しこれを共通コードとする。装置の版数が変る毎
に所定の試験用データTSDを変更したり、新規
に作成し個別ブロツクとして追加して行く。この
ときブロツクコードBCDは同じで版数コード
HSCが異なつている。即ち装置版数が変つたと
き試験プログラムのフアイルを全部新規に作成し
直すことではなく、機能的に分割した個別ブロツ
クを部分的に変え版数コードHSCを付して、変
更前の個別ブロツクの次の位置に挿入して行く。
このようにして版数変更の都度フアイル内のプロ
グラム量を増大させて行く。この場合、追加され
るプログラム量は変更した個別ブロツク分のみで
あるので、少ないフアイル量の増加で済む。 第２図は実際の装置版数と試験プログラム版数
との比較動作装置のブロツク図を示し、PRGは
実行版数レジスタ、DRGはデータ版数レジス
タ、PLGは実行可否制御論理回路を示す。複数台
の装置中に版数の不明のものがあつたとき、操作
員の打鍵PKにより実行版数レジスタPRGに想定
した版数例えば第２版のとき“10”をセツトす
る。第１図の試験プログラムのフアイルを稼動さ
せたとき先頭ブロツクから読出され版数コード
HSC部分がデータ版数レジスタDRGにセツトさ
れて行く。実行可否制御論理回路PLGの真理値を
下表に示す。
【表】
実行可否制御論理回路PLGは前記両レジスタ
PRG、DRGの値を比較し、その値が等しいとき
或いはDRGが共通コード（“00”）を識別したと
きは前表により“１”となりその試験ブロツクの
実行GPは正常に行なわれる。若し両レジスタの
内容が等しくなく且つ共通コードを識別してない
ときは前表により論理回路PLGは“０”を得るた
め、その個別ブロツクについてはスキツプSKを
指令する。そして次のブロツクを読出しデータ版
数レジスタDRGに新コードをセツトし、前述と
同様に動作させる。 なお装置版数が判明していて装置にセツトされ
ているときは実行版数レジスタPRGに自動セツ
トされることが便利である。 以上はプログラムとして試験プログラムについ
て説明したが診断プログラムについても同様に動
作させることができる。 このようにして本発明によると装置版数が異な
り複数台設置されている場合であつても同一プロ
グラムフアイルにより動作させることができるの
で、フアイルの管理、運用が極めて容易となつて
いる。また装置版数が確実に判つていないときも
版数を最も高くしたプログラムフアイルを使用し
て動作させれば、支障なく動作できるので有効で
ある。
PRG、DRGの値を比較し、その値が等しいとき
或いはDRGが共通コード（“00”）を識別したと
きは前表により“１”となりその試験ブロツクの
実行GPは正常に行なわれる。若し両レジスタの
内容が等しくなく且つ共通コードを識別してない
ときは前表により論理回路PLGは“０”を得るた
め、その個別ブロツクについてはスキツプSKを
指令する。そして次のブロツクを読出しデータ版
数レジスタDRGに新コードをセツトし、前述と
同様に動作させる。 なお装置版数が判明していて装置にセツトされ
ているときは実行版数レジスタPRGに自動セツ
トされることが便利である。 以上はプログラムとして試験プログラムについ
て説明したが診断プログラムについても同様に動
作させることができる。 このようにして本発明によると装置版数が異な
り複数台設置されている場合であつても同一プロ
グラムフアイルにより動作させることができるの
で、フアイルの管理、運用が極めて容易となつて
いる。また装置版数が確実に判つていないときも
版数を最も高くしたプログラムフアイルを使用し
て動作させれば、支障なく動作できるので有効で
ある。
第１図は本発明の実施例のフアイルを示す図、
第２図は本発明の実施例として比較動作させる装
置のブロツク図を示す。 TSB……試験ブロツク、TSD……試験用デー
タ、BCD……ブロツクコード、HSC……版数コ
ード、PRG……実行版数レジスタ、DRG……デ
ータ版数レジスタ、PLG……実行可否制御論理回
路。
第２図は本発明の実施例として比較動作させる装
置のブロツク図を示す。 TSB……試験ブロツク、TSD……試験用デー
タ、BCD……ブロツクコード、HSC……版数コ
ード、PRG……実行版数レジスタ、DRG……デ
ータ版数レジスタ、PLG……実行可否制御論理回
路。
Claims (1)
- １ 情報処理装置に対する試験プログラム又は診
断プログラムを版数変更に応じて変更しながら実
行するプログラムの実行制御方式において、前記
プログラムを装置の版数変更に関係しない共通ブ
ロツクと、版数変更に関係して変更できるブロツ
クとに分割し、それらすべてを同一フアイルに組
入れ且つブロツク毎に識別用ブロツクコードと装
置版数を示すフラグビツトとを設け、実行制御時
には装置の版数と前記フアイルに設けられている
版数フラグビツトとを比較することにより、それ
が等しいときまたは共通ブロツクであることを識
別したときは該ブロツクの実行を指示し、他の場
合は該ブロツクをスキツプし次のブロツクに移行
させる論理機能を行なわせることを特徴とするプ
ログラムの実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55136858A JPS5762447A (en) | 1980-10-01 | 1980-10-01 | Control system for execution of program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55136858A JPS5762447A (en) | 1980-10-01 | 1980-10-01 | Control system for execution of program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5762447A JPS5762447A (en) | 1982-04-15 |
| JPS6117019B2 true JPS6117019B2 (ja) | 1986-05-06 |
Family
ID=15185150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55136858A Granted JPS5762447A (en) | 1980-10-01 | 1980-10-01 | Control system for execution of program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5762447A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377845A (en) * | 1980-09-29 | 1983-03-22 | International Business Machines Corporation | Optional machine inhibition for feature malfunction |
| JP2658699B2 (ja) * | 1991-12-19 | 1997-09-30 | 富士通株式会社 | 入出力装置用テストプログラムの被試験装置の管理方法 |
| JP2005310056A (ja) * | 2004-04-26 | 2005-11-04 | Mitsubishi Electric Corp | プログラム実行制御方式 |
| CN111367794B (zh) * | 2020-02-25 | 2023-05-23 | 杭州世平信息科技有限公司 | 一种面向AFL的自适应Bitmap表调整方法及装置 |
-
1980
- 1980-10-01 JP JP55136858A patent/JPS5762447A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5762447A (en) | 1982-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3218611A (en) | Data transfer control device | |
| KR900016842A (ko) | 프로그래머블 콘트롤러 | |
| US4024504A (en) | Firmware loader for load time binding | |
| JPS6117019B2 (ja) | ||
| US3405394A (en) | Controlled register accessing | |
| US3284776A (en) | Data processing apparatus | |
| KR880014471A (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어시스템 | |
| US3665402A (en) | Computer addressing apparatus | |
| CN109558249B (zh) | 一种并发操作的控制方法及装置 | |
| KR930009092B1 (ko) | 가상 메모리 어드레싱을 채택한 데이타 처리 시스템에서의 페이지 프레임 교체 장치 및 방법 | |
| KR20000016777A (ko) | 데이터 로딩 프로세스 | |
| US3248701A (en) | Data transfer control system | |
| CN116501653B (zh) | 一种软件回归测试方法及装置 | |
| US7281166B1 (en) | User-customizable input error handling | |
| JPH11296415A (ja) | ログ出力制御方法及び装置並びにログ出力制御プログラムを記録した記録媒体 | |
| US3454931A (en) | Data processing system including address development apparatus | |
| KR100549723B1 (ko) | 메모리 크기를 감소시키는 부트로더를 포함한 디지털 신호 처리 시스템 | |
| JP2901543B2 (ja) | 磁気デイスクフアイルリロケーション方式 | |
| CN118689657A (zh) | Oot模块内存分配方法、系统异常定位方法 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| CN117688551A (zh) | 启动路径白名单更新方法、装置、电子设备及存储介质 | |
| JPS6220579B2 (ja) | ||
| JPH0887404A (ja) | プログラム処理方法及び処理装置 | |
| JPH06110707A (ja) | 高優先度割り込み方法及び該方法が採用されたマイクロプロセッサ | |
| CN117369958A (zh) | 中断处理方法、装置、设备及可读存储介质 |