JPS61168248A - Resin-sealed semiconductor device - Google Patents

Resin-sealed semiconductor device

Info

Publication number
JPS61168248A
JPS61168248A JP873585A JP873585A JPS61168248A JP S61168248 A JPS61168248 A JP S61168248A JP 873585 A JP873585 A JP 873585A JP 873585 A JP873585 A JP 873585A JP S61168248 A JPS61168248 A JP S61168248A
Authority
JP
Japan
Prior art keywords
resin
fin
semiconductor device
lead
sealed semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP873585A
Other languages
Japanese (ja)
Inventor
Hiromichi Sawatani
沢谷 博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP873585A priority Critical patent/JPS61168248A/en
Publication of JPS61168248A publication Critical patent/JPS61168248A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Abstract

PURPOSE:To increase the density of a wiring pattern of a printed board by forming leads of a semiconductor device molded with resin and having a heat sink fin and leads, and disposing the fin at the upper position. CONSTITUTION:A semiconductor element is mounted on a heat sink fin 23', wire-bonded to leads 22, and packaged in a resin molding layer 21. The leads 22 are formed to connect with a wiring copper foil pattern on a printed board 31. On the other hand, the fin 23' is not formed with the leads. Thus, the prescribed interval is provided between the fin 23' and the leads 22. Thus, since the fin 23' is separated an interval from the board 31, a wiring pattern 32' may be also provided on the printed board directly under the fin 23'.

Description

【発明の詳細な説明】 〔発明の技術分野) 本発明は放熱フィンを設けた薄型パッケージによる樹脂
封止型半導体装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in a resin-sealed semiconductor device using a thin package provided with radiation fins.

〔発明の技術的背景〕[Technical background of the invention]

樹脂パッケージはセラミックパッケージに比較して廉価
であることがら広く用いられており、特に第2図(A>
又は(B)に示すようなパッケージ形状を有するものは
、機器の小型化に対する要求から近年大きな需要の高ま
りをみせている。
Resin packages are widely used because they are cheaper than ceramic packages, especially as shown in Figure 2 (A>
Alternatively, the demand for packages having the shape shown in (B) has been increasing in recent years due to the demand for miniaturization of devices.

同図(A>(B)において、1は樹脂モールド層からな
る外囲器、2・・・及び2′・・・はリードピンである
。第2図(A)の場合には樹脂外囲器1の側壁から延出
したリードピン2・・・が外囲器の底面レベルにまで折
曲げられた後、更にその先端部分が外囲器底面に略平行
に折り返されているのに対し、同図(B)のものは外囲
器1の側壁から延出されて外囲器底面レベルにまで折曲
げられたり−ドビン2′・・・がそのまま終端されてい
る。両者はこの点でのみ相違し、その他の構造は全て同
じである。何れの場合にも、外囲器1の内部1.2は図
示しない半導体チップが封止されており、リードピン2
・・・、2′・・・はこの半導体チップの内部端子にボ
ンディングされている。
In the same figure (A>(B), 1 is an envelope made of a resin mold layer, 2... and 2'... are lead pins. In the case of FIG. 2(A), the resin envelope is The lead pins 2 extending from the side wall of 1 are bent to the bottom level of the envelope, and then their tips are folded back approximately parallel to the bottom of the envelope. The one in (B) extends from the side wall of the envelope 1 and is bent to the bottom level of the envelope, and the dobbin 2'... is terminated as it is.The only difference between the two is this point. , all other structures are the same.In either case, a semiconductor chip (not shown) is sealed in the interior 1.2 of the envelope 1, and lead pins 2
..., 2'... are bonded to internal terminals of this semiconductor chip.

上記第2図(A)(B)の樹脂封止型半導体装置では、
その樹脂外囲器1の厚さが通常のDIP型パッケージに
比較して極めて薄く、このため一般にフラノ1〜パツケ
ージタイプと呼ばれているが、フラン1〜パツケージの
明確な定義はない。そこで、この明細書中では樹脂外囲
器の厚さがリードピンの厚さの15倍以下で、且つ平面
実装するよう1こリードフォーミングされた樹脂封止パ
ッケージをフラットパッケージと呼ぶことにする。
In the resin-sealed semiconductor device shown in FIGS. 2(A) and (B) above,
The thickness of the resin envelope 1 is extremely thin compared to a normal DIP type package, and for this reason it is generally called a flannel package type, but there is no clear definition of the flannel package type. Therefore, in this specification, a resin-sealed package in which the thickness of the resin envelope is 15 times or less than the thickness of the lead pins and in which one lead is formed for flat mounting is referred to as a flat package.

上記のフラットパッケージは、既述のように樹脂封止型
半導体装置を小型化できる利点を有している反面、放熱
性の点で次のような問題を有している。即ち、樹脂外囲
器はもともと放熱性が低い上、樹脂封止パッケージの放
熱効果は基本的に外囲器の大きさに依存する。このため
、例えばDIPパッケージ等のように比較的大きな外囲
器であれば、外囲器が非常に大きくなって小型化の要求
には反することにはなるが、それでも成る程度の消費電
力(例えば100ビン程度のもの)までは賄える放熱効
果を得ることができる。ところが、フラットパッケージ
の薄型外囲器では樹脂モールド層による放熱量の絶対量
が少ないため、消費電力の小さいものに適用の範囲が限
定されざるを得ないという問題がある。
Although the flat package described above has the advantage of being able to miniaturize the resin-sealed semiconductor device as described above, it has the following problem in terms of heat dissipation. That is, a resin envelope originally has low heat dissipation properties, and the heat dissipation effect of a resin-sealed package basically depends on the size of the envelope. For this reason, if the package is relatively large, such as a DIP package, the package will become very large and go against the demand for miniaturization, but it will still consume a certain amount of power (for example, It is possible to obtain a heat dissipation effect that can cover up to 100 bottles). However, in a thin envelope of a flat package, the absolute amount of heat dissipated by the resin mold layer is small, so there is a problem that the scope of application must be limited to those with low power consumption.

他方、樹脂封止型半導体装置に対するユーザ側のニーズ
として軽量小形化、多機能化の要求が益々大きく、かな
りの消費電力のものについてもフラットパッケージタイ
プで実装することが求められている。この要求に応える
ため、発明者は第3図(A)(B)に示すような放熱フ
ィンを設けたフラットパッケージを先に提案した(特願
昭58−244557号)。第3図(A)は夫々第2図
(A>に対応するもので、図中11は樹脂モールド層か
らなる外囲器、12・・・はリードピン、13は放熱フ
ィンである。
On the other hand, user needs for resin-sealed semiconductor devices include greater weight, smaller size, and increased functionality, and even devices that consume considerable power are required to be mounted in a flat package type. In order to meet this demand, the inventor first proposed a flat package provided with radiation fins as shown in FIGS. 3(A) and 3(B) (Japanese Patent Application No. 58-244557). 3(A) respectively correspond to FIG. 2(A>), in which 11 is an envelope made of a resin mold layer, 12... are lead pins, and 13 are heat radiation fins.

これに対して第3図(C)の樹脂封止型半導体装置は、
リードピン22・・・及び放熱フィン23゜23が樹脂
モールド層21の側壁から二方向にのみ延設されている
点で同図(A)の構造とは異なっている。しかし、外囲
器21が薄型で且つり一ドビン22・・・及び放熱フィ
ン2.3.23が平面実装のための形状にフォーミング
されている点で同図(A)の構造と共通しており、これ
もフラットパッケージタイプとして分類されるものであ
る。
On the other hand, the resin-sealed semiconductor device shown in FIG. 3(C)
The structure differs from the structure shown in FIG. 2A in that the lead pins 22 and radiation fins 23 and 23 extend from the side wall of the resin mold layer 21 in only two directions. However, it is similar to the structure shown in FIG. 3A in that the envelope 21 is thin, and the dowels 22... and the radiation fins 2, 3, 23 are formed into a shape for flat mounting. This is also classified as a flat package type.

上記第3図(A)(B)のように放熱フィンを設けるこ
とにより、フラットパッケージの放熱性は著しく改善さ
れ、かなりの消費電力を有するものにまで適用範囲を拡
大することが可能となった。
By providing heat dissipation fins as shown in Figure 3 (A) and (B) above, the heat dissipation performance of flat packages has been significantly improved, making it possible to expand the range of applications to devices with considerable power consumption. .

なお、第2図(B)のようなリードフォーミング形態の
フラットパッケージについても、同様に放熱フィンを設
けることができる。
Incidentally, a heat dissipation fin can be similarly provided for a lead forming type flat package as shown in FIG. 2(B).

〔背景技術の問題点〕[Problems with background technology]

ところが、放熱フィンを設けた上記従来のフラットパッ
ケージによる樹脂封止型半導体装置には、これをプリン
ト配線基板上に実装する際にプリント基板の配線密度の
向上を阻害するという問題があった。
However, the above-mentioned conventional resin-sealed semiconductor device using a flat package provided with heat dissipation fins has a problem in that when it is mounted on a printed wiring board, it impedes improvement in the wiring density of the printed wiring board.

第4図は、この問題を第3図(B)の樹脂封止型半導体
装置を例に示す説明図である。同図において、31はガ
ラスエポキシ等の絶縁材料による基板であり、該基板3
1表面には銅箔による配線パターン32・・・が形成さ
れている。この場合、放熱フィン23もリードピン22
・・・と同様にリードフォーミングされているため、も
しこの領域にも配線パターン32・・・を形成すると放
熱フィン23が配線パターン、に接触して短絡を生じる
ことになるから、図示のように放熱フィン領域には配線
パターンを形成することができない。従って、その分だ
けプリント基板の配線パターン密度が低下し、機器の小
型化および多機能化の要請に反する結果になっている。
FIG. 4 is an explanatory diagram illustrating this problem using the resin-sealed semiconductor device of FIG. 3(B) as an example. In the figure, 31 is a substrate made of an insulating material such as glass epoxy;
A wiring pattern 32 made of copper foil is formed on one surface. In this case, the heat dissipation fin 23 is also connected to the lead pin 22.
Since the leads are formed in the same way as the wiring pattern 32..., if the wiring pattern 32... is formed in this area, the radiation fins 23 will come into contact with the wiring pattern and cause a short circuit. A wiring pattern cannot be formed in the radiation fin region. Therefore, the wiring pattern density of the printed circuit board is reduced by that amount, which is contrary to the demands for miniaturization and multifunctionality of devices.

〔発明の目的〕[Purpose of the invention]

本発明は上記事情に鑑みてなされたもので、フラットパ
ッケージによる樹脂封止型半導体装置に放熱フィンを設
けることによりその適用範囲の拡大を可能とし、且つプ
リント配線基板構造の配線パターン密度低下をも回避す
ることができる樹脂封止型半導体装置を提供するのもで
ある。
The present invention has been made in view of the above circumstances, and by providing a heat dissipation fin to a resin-sealed semiconductor device in a flat package, it is possible to expand the range of application thereof, and also to reduce the wiring pattern density of a printed wiring board structure. It is an object of the present invention to provide a resin-sealed semiconductor device that can avoid such problems.

〔発明の概要〕[Summary of the invention]

本発明による樹脂封止型半導体装置は、放熱フィン上に
半田層を介してマウントされた半導体チップと、該半導
体チップの表面に形成された内部端子にボンディングワ
イヤを介して接続されたリードピンと、前記半導体チッ
プ、前記放熱フィンの半導体チップマウント部分、前記
リードのワイヤボンディング部分を封止する樹脂モール
ド層と゛   を具備し、該樹脂モールド層の厚さが前
記リードピンの厚さの15倍以下で且つ平面実装される
ように構成されている樹脂封止型半導体装置において、
前記樹脂モールド層から延出しているリードピン及び放
熱フィンのうち、リードピンのみを平面実装されるよう
にリードフォーミングし、放熱フィンはこのリードピン
よりも所定の間隔だけ上方に位置させたことを特徴とす
るものである。
A resin-sealed semiconductor device according to the present invention includes: a semiconductor chip mounted on a heat radiation fin via a solder layer; a lead pin connected to an internal terminal formed on the surface of the semiconductor chip via a bonding wire; a resin mold layer for sealing the semiconductor chip, the semiconductor chip mounting portion of the radiation fin, and the wire bonding portion of the lead, the thickness of the resin mold layer being 15 times or less the thickness of the lead pin, and In a resin-sealed semiconductor device configured to be flat-mounted,
Among the lead pins and radiation fins extending from the resin mold layer, only the lead pins are lead-formed so that they can be mounted on a flat surface, and the radiation fins are positioned above the lead pins by a predetermined distance. It is something.

上記本発明によれば、放熱フィンの作用でかなりの消費
電力を有するものについても適用でき、しかも放熱フィ
ンがリードピンから所定距離だけ上に位置しているから
プリント基板表面に形成された配線パターンに接触しな
い。従って、放熱フィン下のプリン1〜基板領域にも配
線パターンを形成することが可能となる。
According to the present invention, it can be applied to devices that consume a considerable amount of power due to the action of the radiation fins, and since the radiation fins are located a predetermined distance above the lead pins, the wiring pattern formed on the surface of the printed circuit board can be easily applied. No contact. Therefore, it becomes possible to form a wiring pattern also in the area from the print 1 to the substrate under the heat dissipation fins.

なお、本発明では熱伝導性の高い半田層を介して半導体
チップをマウントする構成としたため、放熱フィンが極
めて効果的に作用し、従来よりも更に良好な放熱特性を
得ることができる。
In addition, in the present invention, since the semiconductor chip is mounted through a solder layer with high thermal conductivity, the heat dissipation fins work extremely effectively, and it is possible to obtain even better heat dissipation characteristics than in the past.

〔発明の実施例〕[Embodiments of the invention]

第1図(A>は本発明を第3図(B)のフラットパッケ
ージにに適用した一実施例になる樹脂封止型半導体装置
を、プリント配線基板上に平面実装した状態で示す斜視
図である。同図において、第3図(B)および第4図と
同一部分には同一の参照番号を付しである。即ち、21
は樹脂モールド層、22・・・はリードピン、31は絶
縁性のプリント基板である。これらの部分の構成は第3
図(B)および第4図で説明したのと同じであるから、
その説明は省略する。他方、23′は放熱フィンである
。該放熱フィン23′は、図示のように樹脂モールド層
21の側壁から真直ぐ水平に延出されている点において
従来の放熱フィン23と相違している。
FIG. 1(A) is a perspective view showing a resin-sealed semiconductor device according to an embodiment of the present invention applied to the flat package of FIG. 3(B), mounted on a printed wiring board. In this figure, the same parts as in FIG. 3(B) and FIG. 4 are given the same reference numbers.
is a resin mold layer, 22... are lead pins, and 31 is an insulating printed circuit board. The composition of these parts is the third
Since it is the same as explained in Figure (B) and Figure 4,
The explanation will be omitted. On the other hand, 23' is a heat radiation fin. The heat dissipation fins 23' are different from the conventional heat dissipation fins 23 in that the heat dissipation fins 23' extend straight and horizontally from the side wall of the resin mold layer 21 as shown.

次に、上記実施例になる樹脂封止型半導体装置の内部構
造および製造方法について説明すると、その製造は第1
図(B)に示すリードフレーム40を用いて行なわれる
。該リードフレーム40は金属薄板を打抜き加工するこ
とにより、リード部22・・・及び放熱フィン23′等
の所定のパターンを形成したものである。第1図(A)
の樹脂封止型半導体装置の製造に際しては、まず放熱フ
ィン23’ 、23’の中央部に設けられたベッド部上
に半導体チップ24を半田層を介してダイボンディング
した後、図示のようにワイヤボンディングを施す。次い
で、エポキシ樹脂等のトランスファーモールドにより図
中二点鎖線で示す領域を封止する樹脂モールド層21を
形成した後、図中破線に沿って各パターンをリードフレ
ームの外枠41から切り離す。更に、分離されたり−ド
ビン22・・・のみを所定形状に 折り曲げてフォーミングすることにより、第1図(A)
は示した平面実装タイプの樹脂封止型半導体装置が得ら
れる。
Next, the internal structure and manufacturing method of the resin-sealed semiconductor device according to the above embodiment will be explained.
This is carried out using a lead frame 40 shown in Figure (B). The lead frame 40 is formed by punching a thin metal plate into a predetermined pattern such as the lead portions 22 . . . and the radiation fins 23'. Figure 1 (A)
When manufacturing a resin-sealed semiconductor device, first, the semiconductor chip 24 is die-bonded onto the bed section provided at the center of the heat dissipation fins 23', 23' via a solder layer, and then wires are bonded as shown in the figure. Perform bonding. Next, a resin mold layer 21 is formed using a transfer mold of epoxy resin or the like to seal the area indicated by the two-dot chain line in the figure, and then each pattern is separated from the outer frame 41 of the lead frame along the broken line in the figure. Furthermore, by bending and forming only the separated dobbin 22 into a predetermined shape, the shape shown in FIG. 1(A) is formed.
The shown flat-mount type resin-sealed semiconductor device is obtained.

なお、第1図(B)において放熱フィン23′に穿設さ
れている透孔のうち、樹脂封止境界近傍の透孔23′a
・・・は樹脂モールド層によるフィンの保持力を強化す
るためのものである。即ち、平面実装タイプでは樹脂モ
ールド層が薄いため、フィンを折り曲げる際に必要とさ
れる強度を与えるものである。また、ベッド部近傍に設
けられた透孔23′bは半導体チップ24をダイボンデ
ィングする際の溶融半田の流れを防止し、放熱フィンに
対するワイヤボンディングに支障をきたさないようにす
るものである。更に、放熱フィン23′。
In addition, among the through holes drilled in the radiation fin 23' in FIG. 1(B), the through hole 23'a near the resin sealing boundary
... is for strengthening the holding power of the fin by the resin mold layer. That is, since the resin mold layer is thin in the flat mounting type, it provides the strength required when bending the fin. In addition, the through hole 23'b provided near the bed portion prevents the flow of molten solder during die bonding of the semiconductor chip 24, so as not to interfere with wire bonding to the heat dissipation fin. Furthermore, a heat radiation fin 23'.

23′はベッド部の両側の封止部分が括れており、  
幅が細くなっているのは次の理由による。第一の理由は
、プリント配線基板の放熱器部分にフィンを半田付けす
る際の熱が半導体チップ14に伝わるのを抑制するため
である。また第二の理由は、フィンを折り曲げてフォー
ミングする際の機械的=10− ストレスが樹脂モールド層の内部に波及するのを回避し
、間隙の発生による耐湿性の低下を防止するためである
23' has sealed parts on both sides of the bed part,
The reason why the width is narrow is as follows. The first reason is to prevent heat from being transmitted to the semiconductor chip 14 when the fins are soldered to the heat sink portion of the printed wiring board. The second reason is to avoid the mechanical stress caused by bending and forming the fins from spreading to the inside of the resin mold layer, and to prevent the moisture resistance from decreasing due to the formation of gaps.

上記第1図(A>(B)の実施例になる樹脂封止型半導
体装置の作用効果について説明すれば次の通りである。
The effects of the resin-sealed semiconductor device according to the embodiment shown in FIG. 1 (A>(B)) will be explained as follows.

第一に、放熱フィン23′が水平に延出されていること
から、第1図(A)に示すようにプリント配線基板31
上に平面実装した場合に放熱フィン23′とプリント基
板表面との間には距Mdが維持されることになる。従っ
て、ショート等を伴うことなく放熱フィン下の基板表面
領域にも配線パターン32′を形成することができ、配
線密度の向上、機器の小型化を達成することができる。
First, since the radiation fins 23' extend horizontally, the printed wiring board 31 is
In the case of planar mounting on top, a distance Md is maintained between the radiation fin 23' and the surface of the printed circuit board. Therefore, the wiring pattern 32' can be formed also in the substrate surface area under the radiation fin without causing short circuits, and it is possible to improve the wiring density and reduce the size of the device.

第二には、上記のように半導体チップ24が半田層を介
して放熱フィン23上にマウン1へされていることから
、放熱フィンによる効果的な敢然作用が得られる。即ち
、従来のフラットパッケージによる樹脂封止型半導体装
置において半導体チップのマウン1〜剤に用いられてい
る銀/エポキシ系導電性接着剤は熱導電性が低いため、
半導体チップから放熱フィンへの熱伝導が阻害され、効
果的な放熱が行なわれない問題があった。これに対し、
上記実施例では熱伝導性の優れた半田層でマウントされ
ているため、従来のような熱伝導阻害が解消されて充分
な放熱効果かえられる。その結果、平面実装タイプの薄
型外囲器による樹脂封止型半導体装置の適用範囲を中出
力程度のものにまで拡大することができる。また、半田
層は電気電気抵抗が小さいためチップの裏面から基板領
域の電位を取出す構造のものに対しても何等支障を生じ
ない。更に、半田は銀/エポキシ樹脂等の導電性接着剤
に比較してハロゲンイオン等の不純物含有量が低いから
、腐蝕等の不良発生を低減することができる。
Secondly, since the semiconductor chip 24 is mounted on the mount 1 on the heat dissipation fin 23 via the solder layer as described above, an effective effect of the heat dissipation fin can be obtained. That is, since the silver/epoxy conductive adhesive used as the mounting agent for the semiconductor chip in the conventional flat package resin-sealed semiconductor device has low thermal conductivity,
There was a problem in that heat conduction from the semiconductor chip to the heat radiation fins was inhibited, and effective heat radiation was not performed. On the other hand,
In the above embodiment, since it is mounted with a solder layer having excellent thermal conductivity, the conventional inhibition of heat conduction is eliminated and a sufficient heat dissipation effect is achieved. As a result, the range of application of a resin-sealed semiconductor device with a thin flat-mounted envelope can be expanded to devices with medium output. Further, since the solder layer has a low electric resistance, it does not cause any problem even in a structure in which the potential of the substrate region is extracted from the back surface of the chip. Furthermore, since solder has a lower content of impurities such as halogen ions than conductive adhesives such as silver/epoxy resin, occurrence of defects such as corrosion can be reduced.

第5図は本発明の他の実施例を示す斜視図である。この
実施例では、樹脂モールド層21の側壁から水平に延出
された放熱フィン23″が更に上方に折り曲げられてい
る点で第1図(A)の実施例と相違し、その他の構成は
第1図(A)の実施例と全く同じである。この実施例に
おいても、放熱フィン23″とプリント配線基板31表
面との間には充分な距離が維持されているから、放熱フ
ィン下の基板表面領域にも配線パターン32′を形成す
ることができ、配線密度の向上、機器の小型化を達成す
ることができる。また、半導体チップの接触抵抗低減、
腐蝕防止等、半田層でマウントしたことによる同様の効
果が得られる。
FIG. 5 is a perspective view showing another embodiment of the present invention. This embodiment differs from the embodiment shown in FIG. 1A in that the radiation fins 23'' extending horizontally from the side wall of the resin mold layer 21 are further bent upward; This is exactly the same as the embodiment shown in FIG. 1(A). In this embodiment as well, a sufficient distance is maintained between the heat dissipation fin 23'' and the surface of the printed wiring board 31, so that the board under the heat dissipation fin The wiring pattern 32' can also be formed in the surface region, and it is possible to improve the wiring density and downsize the device. It also reduces the contact resistance of semiconductor chips,
Similar effects, such as corrosion prevention, can be obtained by mounting with a solder layer.

なお、上記の実施例は何れも第3図(B)の樹脂封止型
半導体装置に本発明を適用した例であるが、本発明は第
3図(A)の樹脂封止型半導体装置に対しても同様に適
用することが可能である。
Although the above embodiments are all examples in which the present invention is applied to the resin-sealed semiconductor device shown in FIG. 3(B), the present invention applies to the resin-sealed semiconductor device shown in FIG. 3(A). It is also possible to apply the same to

この場合、四方向に設けられた放熱フィン13の全部を
第1図(A>または第5図の放熱フィンと同様の形状と
してもよく、またその一部(例えば対向する二つの放熱
フィン)だけを第1図(A)または第5図の放熱フィン
と同様の形状としてもよい。
In this case, all of the radiation fins 13 provided in the four directions may have the same shape as the radiation fins in FIG. 1 (A) or FIG. may have the same shape as the radiation fins in FIG. 1(A) or FIG. 5.

〔発明の効果〕〔Effect of the invention〕

以上詳述したように、本発明によればフラットパッケー
ジによる樹脂封止型半導体装置に設けた放熱フィンの効
果を高めてその適用範囲を更に拡大し、且つプリント配
線基板構造の配線パターン密度低下をも回避することが
できる等、顕著な効果が得られるものである。
As detailed above, according to the present invention, the effect of the heat dissipation fin provided in a flat packaged resin-sealed semiconductor device is enhanced, the range of application thereof is further expanded, and the wiring pattern density of a printed wiring board structure is reduced. It is possible to obtain remarkable effects, such as being able to avoid such problems.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)は本発明の一実施例になる樹脂封止型半導
体装置をプリント配線基板上に平面実装した状態を示す
斜視図であり、同図(B)はその製造工程および内部構
造を説明するための平面図、第2図(A)(B)は放熱
フィンを設けていない従来のフラットパッケージによる
樹脂封止型半導体装置を示す斜視図、第3図(A)(B
)は従来の放熱フィン付きのフラットパッケージによる
樹脂封止型半導体装置の外観を示す斜視図であり、第4
図はその問題点を示す説明図、第5図は本発明の他の実
施例になる樹脂封止型半導体装置を示す斜視図である。 21・・・樹脂モールド層、22・・・リードピン、2
3.23’−=放熱フィン、23a 、23b 。 23’ a 、23’ b・・・透孔、24・・・半導
体チップ、25・・・ホンディングワイヤ、31・・・
プリント配線基板、32・・・・・・配線用銅箔パター
ン、40・・・リードフレーム、41・・・リードフレ
ーム外枠出願人代理人 弁理士 鈴江武彦 −15= 城 3         城
FIG. 1(A) is a perspective view showing a state in which a resin-sealed semiconductor device according to an embodiment of the present invention is mounted on a printed wiring board, and FIG. 1(B) shows its manufacturing process and internal structure. 2(A) and 2(B) are perspective views showing a resin-sealed semiconductor device in a conventional flat package without heat dissipation fins, and FIG. 3(A)(B) is a plan view for explaining the
) is a perspective view showing the appearance of a resin-sealed semiconductor device in a conventional flat package with radiation fins;
The figure is an explanatory view showing the problem, and FIG. 5 is a perspective view showing a resin-sealed semiconductor device according to another embodiment of the present invention. 21... Resin mold layer, 22... Lead pin, 2
3.23'-=radiating fins, 23a, 23b. 23'a, 23'b...Through hole, 24...Semiconductor chip, 25...Honding wire, 31...
Printed wiring board, 32...Copper foil pattern for wiring, 40...Lead frame, 41...Lead frame outer frame Applicant's representative Patent attorney Takehiko Suzue-15= Castle 3 Castle

Claims (1)

【特許請求の範囲】[Claims] 放熱フィン上に半田層を介してマウントされた半導体チ
ップと、該半導体チップの表面に形成された内部端子に
ボンディングワイヤを介して接続されたリードピンと、
前記半導体チップ、前記放熱フィンの半導体チップマウ
ント部分、前記リードのワイヤボンディング部分を封止
する樹脂モールド層とを具備し、該樹脂モールド層の厚
さが前記リードピンの厚さの15倍以下で且つ平面実装
されるように構成されている樹脂封止型半導体装置にお
いて、前記樹脂モールド層から延出しているリードピン
及び放熱フィンのうち、リードピンのみを平面実装され
るようにリードフォーミングし、放熱フィンはこのリー
ドピンよりも所定の間隔だけ上方に位置させたことを特
徴とする樹脂封止型半導体装置。
A semiconductor chip mounted on a heat dissipation fin via a solder layer, a lead pin connected to an internal terminal formed on the surface of the semiconductor chip via a bonding wire,
a resin mold layer for sealing the semiconductor chip, the semiconductor chip mounting portion of the radiation fin, and the wire bonding portion of the lead, and the thickness of the resin mold layer is 15 times or less than the thickness of the lead pin; In a resin-sealed semiconductor device configured to be flat-mounted, of the lead pins and radiation fins extending from the resin mold layer, only the lead pins are lead-formed so as to be flat-mounted, and the radiation fins are A resin-sealed semiconductor device characterized by being positioned above the lead pin by a predetermined distance.
JP873585A 1985-01-21 1985-01-21 Resin-sealed semiconductor device Pending JPS61168248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP873585A JPS61168248A (en) 1985-01-21 1985-01-21 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP873585A JPS61168248A (en) 1985-01-21 1985-01-21 Resin-sealed semiconductor device

Publications (1)

Publication Number Publication Date
JPS61168248A true JPS61168248A (en) 1986-07-29

Family

ID=11701207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP873585A Pending JPS61168248A (en) 1985-01-21 1985-01-21 Resin-sealed semiconductor device

Country Status (1)

Country Link
JP (1) JPS61168248A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device

Similar Documents

Publication Publication Date Title
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6876069B2 (en) Ground plane for exposed package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6566164B1 (en) Exposed copper strap in a semiconductor package
US5172214A (en) Leadless semiconductor device and method for making the same
US5796038A (en) Technique to produce cavity-up HBGA packages
JP2915282B2 (en) Plastic molded integrated circuit package
JPS6042620B2 (en) Semiconductor device encapsulation
JP2905609B2 (en) Resin-sealed semiconductor device
CN210575932U (en) Lead frame and packaging structure
JPH0382060A (en) Semiconductor device
JPS61168248A (en) Resin-sealed semiconductor device
JPH0661408A (en) Surface mount type semiconductor device
JPS61144834A (en) Resin-sealed semiconductor device
KR100778913B1 (en) Semiconductor Package with Heat Spreader using Cooling Material
JPH0320067B2 (en)
JP2690248B2 (en) Surface mount type semiconductor device
KR19980084769A (en) High heat dissipation package and its manufacturing method
US6008541A (en) Packaged integrated circuit device
JPH04144162A (en) Semiconductor device
JPH0521649A (en) Semiconductor device
KR19990086280A (en) Semiconductor package
JPS60127747A (en) Resin-sealed semiconductor device
JPS6193654A (en) Resin sealed type semiconductor device