JPS61163381A - デイジタル画像表示装置 - Google Patents
デイジタル画像表示装置Info
- Publication number
- JPS61163381A JPS61163381A JP60004479A JP447985A JPS61163381A JP S61163381 A JPS61163381 A JP S61163381A JP 60004479 A JP60004479 A JP 60004479A JP 447985 A JP447985 A JP 447985A JP S61163381 A JPS61163381 A JP S61163381A
- Authority
- JP
- Japan
- Prior art keywords
- display
- reference clock
- frequency
- digital image
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像メモリに記録された画像データを表示する
ディジタル画像表示装置に関する。
ディジタル画像表示装置に関する。
従来の技術
ディジタル画像データの表示を行なう場合、いくつかの
画像同士、あるいは実物との比較、評価を行ないｌこい
というような要求が生ずることがある。たとえば医学用
のＸ線写真像をディジタル画像データとしてフフイリン
グし、検索し、表示させるような装置においては、他の
画像データとの比較あるいはｘｍフィルム像そのものと
の比較を必要とすることがある。また、ＣＲＴ管面上に
表示された画像に対して寸法計測を行ないたいというよ
うな要求も考えられる。
画像同士、あるいは実物との比較、評価を行ないｌこい
というような要求が生ずることがある。たとえば医学用
のＸ線写真像をディジタル画像データとしてフフイリン
グし、検索し、表示させるような装置においては、他の
画像データとの比較あるいはｘｍフィルム像そのものと
の比較を必要とすることがある。また、ＣＲＴ管面上に
表示された画像に対して寸法計測を行ないたいというよ
うな要求も考えられる。
ＣＲＴ管面上の表示ド÷トの１画素あたりの寸法と、画
像をディジタル値にサンプリングして入力する時の読み
取りサンプリング間隔は一般的には異なるため、管面上
の表示寸法と実物の寸法とは当然一致しない。また。同
じ画素数からなる画素であればＣＲＴ表示上は同一寸法
になるが、入力時のサンプリング間隔が異なっていれば
原画像としての寸法は当然具なっており、表示画面で比
較・検討を行なううえからは原画像の寸法比に近い形で
表示されるのが望ましい。
像をディジタル値にサンプリングして入力する時の読み
取りサンプリング間隔は一般的には異なるため、管面上
の表示寸法と実物の寸法とは当然一致しない。また。同
じ画素数からなる画素であればＣＲＴ表示上は同一寸法
になるが、入力時のサンプリング間隔が異なっていれば
原画像としての寸法は当然具なっており、表示画面で比
較・検討を行なううえからは原画像の寸法比に近い形で
表示されるのが望ましい。
上記の説明のように表示画像のサイズを適宜調整したい
という要求があるわけであるが。これに対し従来のディ
ジタル画像データの表示装置における表示画像サイズの
調整・変更方法は次の３つに大別することができる。
という要求があるわけであるが。これに対し従来のディ
ジタル画像データの表示装置における表示画像サイズの
調整・変更方法は次の３つに大別することができる。
■ 表示ｗ制御回路において表示用ドツトクロックの分
周比を変更することにより、画像メモリ内容の読み出し
を制御して拡大表示を行なう方法（日本電気（株）、μ
Ｐ Ｄ ７２２０Ａユーザーズ・マニュアルなど）。
周比を変更することにより、画像メモリ内容の読み出し
を制御して拡大表示を行なう方法（日本電気（株）、μ
Ｐ Ｄ ７２２０Ａユーザーズ・マニュアルなど）。
■ データ処理プロセッサ等を用いて画像データの座標
変換を行ない、任意サイズの拡大・縮小を行なう方法（
たとえば、［０ＰＬＵＳ Ｅ Ｊ新技術］ミュニケーシ
ョン社１９８４．６月号、ＮＯ，５５）。
変換を行ない、任意サイズの拡大・縮小を行なう方法（
たとえば、［０ＰＬＵＳ Ｅ Ｊ新技術］ミュニケーシ
ョン社１９８４．６月号、ＮＯ，５５）。
■ ＣＲＴの水平、垂直の変更電圧を調整する方法。
発明が解決しようとする問題点
このようなディジタル画像データの表示に対する要求に
対して、先に掲げた従来の画像サイズ調節方法では、次
のような欠点が残る。
対して、先に掲げた従来の画像サイズ調節方法では、次
のような欠点が残る。
■の方法では、可変サイズがステップ的に変化するため
微調節ができない。
微調節ができない。
■の方法では、回路規模が大きくなるうえに、処理に時
間を要する。
間を要する。
■の方法では、たびたび調整を行なうことが難しく可変
範囲が狭い。
範囲が狭い。
本発明は簡単な構成で表示サイズの微調が可能な画像表
示装置を提供することを目的とする。
示装置を提供することを目的とする。
問題点を解決するための手段
本発明のディジタル画像表示％１ｉｉｌは、表示用の基
準クロック発生回路と、前記基準クロックに―期して動
作する表示制御回路および１ｉｉ１期信号発生回路とを
設けると共に、前記基準クロック発生回路を発生ずるク
ロックの周波数を変更操作することができように構成し
て、該基準クロックの周波数の操作で画像表示の表示サ
イズを調整できるようにしたことを特徴とする。
準クロック発生回路と、前記基準クロックに―期して動
作する表示制御回路および１ｉｉ１期信号発生回路とを
設けると共に、前記基準クロック発生回路を発生ずるク
ロックの周波数を変更操作することができように構成し
て、該基準クロックの周波数の操作で画像表示の表示サ
イズを調整できるようにしたことを特徴とする。
作用
この構成により、外部からの容易な操作によって基準ド
ツトクロックの周波数を変えて、表示画像のサイズを微
調整できるものである。
ツトクロックの周波数を変えて、表示画像のサイズを微
調整できるものである。
実施例
以下、本発明の一実施例を第１図と第２図に基づいて説
明する。
明する。
第１図は本発明にかかる画像表示装置を示す。
１は基準クロックを発生するＶＣＯ＜ボルテージ・コン
ドロールド・オシレータ）回路で、基準クロック２を発
生する。３はＶＣＯｌに与える電圧を外部から操作する
ための可変抵抗器、４．５はＶＣＯＩに与える電圧を適
当な範囲に設定するための固定抵抗器で、破線で囲まれ
た上記の構成要素により基準クロック発生回路２１が形
成される。
ドロールド・オシレータ）回路で、基準クロック２を発
生する。３はＶＣＯｌに与える電圧を外部から操作する
ための可変抵抗器、４．５はＶＣＯＩに与える電圧を適
当な範囲に設定するための固定抵抗器で、破線で囲まれ
た上記の構成要素により基準クロック発生回路２１が形
成される。
６は表示制御回路で、基準クロック２をカウントして表
示アドレス７等を発生させる。８は画像メモリで、表示
アドレス７に従ってディジタル画像データ９を出力する
。２０は並直列変換回路で、画像データ９をシリアル・
データに変換する。１１はシリアルにｇＪ換された画像
データをアナログ信号に変換するＤ／Ａ変換器で、アナ
ログビデオ信号１２はＣＲＴ１３に入力される。１０は
同期信号発生回路で、１ｆＪ！準クロック２を分周して
水平、垂直の同期信号ＨＤ、ＶＤを発生してＣＲＴ１３
に与える。
示アドレス７等を発生させる。８は画像メモリで、表示
アドレス７に従ってディジタル画像データ９を出力する
。２０は並直列変換回路で、画像データ９をシリアル・
データに変換する。１１はシリアルにｇＪ換された画像
データをアナログ信号に変換するＤ／Ａ変換器で、アナ
ログビデオ信号１２はＣＲＴ１３に入力される。１０は
同期信号発生回路で、１ｆＪ！準クロック２を分周して
水平、垂直の同期信号ＨＤ、ＶＤを発生してＣＲＴ１３
に与える。
ここで可変抵抗器３を外部から操作して、たとえば基準
クロック２の周波数を高くすると水平、垂直の同期信号
ＨＤ、ＶＤの周期が比例して短くなり、ＣＲＴ１３にお
ける表示画像のサイズは小さくなる。逆に、基準クロッ
ク２の周波数を低くするとＣＲＴ１３における表示画像
のサイズは大きくなる（画面上の有効表示領域も当然変
化する）。ＶＣＯｌに与える電圧は連続的に可変できる
ため、表示サイズの調整も連続的に細かく行なう事がで
きる。表示サイズの可変範囲は、Ｇ ＲＴ １３の同期
再生能力（同期引き込み範囲）と、表示制御回路等の基
準クロック変動に対する動作マージンによって主に決定
される。いずれも、あらかじめ対策を施しておくことに
より表示サイズの可変範囲をかなり広くとることが可能
である。
クロック２の周波数を高くすると水平、垂直の同期信号
ＨＤ、ＶＤの周期が比例して短くなり、ＣＲＴ１３にお
ける表示画像のサイズは小さくなる。逆に、基準クロッ
ク２の周波数を低くするとＣＲＴ１３における表示画像
のサイズは大きくなる（画面上の有効表示領域も当然変
化する）。ＶＣＯｌに与える電圧は連続的に可変できる
ため、表示サイズの調整も連続的に細かく行なう事がで
きる。表示サイズの可変範囲は、Ｇ ＲＴ １３の同期
再生能力（同期引き込み範囲）と、表示制御回路等の基
準クロック変動に対する動作マージンによって主に決定
される。いずれも、あらかじめ対策を施しておくことに
より表示サイズの可変範囲をかなり広くとることが可能
である。
なお、第１図ではｖｃｏｉへ制御電圧を可変抵抗器３の
手動操作で変更したが、これは第２図のように構成する
こともできる。１４はＣＰＵ回路、１５はＣＰＵ回路１
４のデータをラッチ出力する出力ボート、１６は出力ボ
ート１５の出力データをアナログ電圧値１７に変換する
Ｄ／Ａ変換器で、アナログ変換されたアナログ電圧値１
γはスイッチ回路１８を介してＶＣＯｌの発撮周波政を
設定する電圧値として入力される。スイッチ回路１８の
他方の入力端子には可変抵抗器３によって手動設定され
た周波数設定用電圧が接続されており、スイッチ回路１
８は選択信号１９によって一方を選択できるようになっ
ている。このように、ＣＰＵ回路１４によってもＬ４準
クロック２の周波数、すなわち画像の表示サイズを操作
できるようにすることにより、たとえば、各画像データ
毎に読み取りサンプル時のサンプリング間隔を登録して
おけば、画像データの表示を行なう時にプログラムによ
って自動的に表示サイズの正規化を行なうなど、きめ細
かい走査を行なうことができるなど実用上の利点は大き
い。
手動操作で変更したが、これは第２図のように構成する
こともできる。１４はＣＰＵ回路、１５はＣＰＵ回路１
４のデータをラッチ出力する出力ボート、１６は出力ボ
ート１５の出力データをアナログ電圧値１７に変換する
Ｄ／Ａ変換器で、アナログ変換されたアナログ電圧値１
γはスイッチ回路１８を介してＶＣＯｌの発撮周波政を
設定する電圧値として入力される。スイッチ回路１８の
他方の入力端子には可変抵抗器３によって手動設定され
た周波数設定用電圧が接続されており、スイッチ回路１
８は選択信号１９によって一方を選択できるようになっ
ている。このように、ＣＰＵ回路１４によってもＬ４準
クロック２の周波数、すなわち画像の表示サイズを操作
できるようにすることにより、たとえば、各画像データ
毎に読み取りサンプル時のサンプリング間隔を登録して
おけば、画像データの表示を行なう時にプログラムによ
って自動的に表示サイズの正規化を行なうなど、きめ細
かい走査を行なうことができるなど実用上の利点は大き
い。
また、上記各実施例では、基準クロックの発生回路どじ
でｖＣＯを例に挙げているが、ｉｆクロック発生回路は
これに限るものではない。更に、従来例の■に上げた基
準クロックの分周比を変えて拡大表示を行なうような手
法と組み合わせて実゛施することも当然可能である。
でｖＣＯを例に挙げているが、ｉｆクロック発生回路は
これに限るものではない。更に、従来例の■に上げた基
準クロックの分周比を変えて拡大表示を行なうような手
法と組み合わせて実゛施することも当然可能である。
発明の詳細
な説明のように本発明のディジタル画像表示装置は、画
像メモリなどの表示制御回路やＣＲＴへ水平・垂直同期
信号を発生する同期信号発生回路への基準クロックの周
波数を変更操作できるようにしたため、簡単な構成で表
示画像のサイズを連続的に微調することができ、表示寸
法の調整を必要とするような用途に対してきわめて実用
的なものである。
像メモリなどの表示制御回路やＣＲＴへ水平・垂直同期
信号を発生する同期信号発生回路への基準クロックの周
波数を変更操作できるようにしたため、簡単な構成で表
示画像のサイズを連続的に微調することができ、表示寸
法の調整を必要とするような用途に対してきわめて実用
的なものである。
第１図は本発明のディジタル画像表示装置の一実施例の
ブロック図、第２図は他の実施例の要部ブロック図であ
る。 １・・・ＶＣｏ、２１・・・基準クロック発生回路、３
・・・可変抵抗器、６・・・表示制御回路、８・・・画
像メモリ、１０・・・同期信号発生回路、１３・・・Ｃ
ＲＴ、１４・・・ＣＰＵ回路 代理人 森 本 義 弘 第１図 、、２１ 第２図
ブロック図、第２図は他の実施例の要部ブロック図であ
る。 １・・・ＶＣｏ、２１・・・基準クロック発生回路、３
・・・可変抵抗器、６・・・表示制御回路、８・・・画
像メモリ、１０・・・同期信号発生回路、１３・・・Ｃ
ＲＴ、１４・・・ＣＰＵ回路 代理人 森 本 義 弘 第１図 、、２１ 第２図
Claims (1)
- 【特許請求の範囲】 １、表示用の基準クロック発生回路と、前記基準クロッ
クに同期して動作する表示制御回路および同期信号発生
回路とを設けると共に、前記基準クロック発生回路の発
生するクロックの周波数を変更操作できるように構成し
て、基準クロックの周波数の操作で画像表示の表示サイ
ズを調整できるようにしたディジタル画像表示装置。 ２、基準クロック発生回路のクロック周波数を外部から
の手動操作やＣＰＵ回路からも設定できるようにしたこ
とを特徴とする特許請求の範囲第１項記載のディジタル
画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60004479A JPS61163381A (ja) | 1985-01-14 | 1985-01-14 | デイジタル画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60004479A JPS61163381A (ja) | 1985-01-14 | 1985-01-14 | デイジタル画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61163381A true JPS61163381A (ja) | 1986-07-24 |
Family
ID=11585242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60004479A Pending JPS61163381A (ja) | 1985-01-14 | 1985-01-14 | デイジタル画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61163381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299581A (ja) * | 1987-05-15 | 1988-12-07 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 画像撮像及び表示システム及びそのシステムに適する画像撮像装置 |
-
1985
- 1985-01-14 JP JP60004479A patent/JPS61163381A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299581A (ja) * | 1987-05-15 | 1988-12-07 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 画像撮像及び表示システム及びそのシステムに適する画像撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218618B1 (ko) | 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 | |
| TWI281817B (en) | Apparatus and method for image frame synchronization | |
| WO1998020670A2 (en) | System for converting computer graphics to television format with scaling requiring no frame buffers | |
| US20020033900A1 (en) | Image signal processing apparatus | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| JPH06230750A (ja) | マトリクス表示装置 | |
| MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
| KR20010032043A (ko) | 2-탭/3-탭 플리커 필터링 시스템 및 방법 | |
| EP1742193A2 (en) | Display panel driver and display panel driving method | |
| JPS61163381A (ja) | デイジタル画像表示装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JP3259627B2 (ja) | 走査線変換装置 | |
| KR20000013229A (ko) | 화면 부분 줌인 장치 | |
| JPH06506783A (ja) | ビデオ表示の同期及び画像位置決め方法 | |
| JPS63214791A (ja) | マルチスキヤンｃｒｔデイスプレイ装置の制御装置 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| KR100579326B1 (ko) | 다입력비디오신호합성방법및장치 | |
| JPH075856A (ja) | 液晶表示用コントローラ | |
| JPH08140019A (ja) | 画像表示装置 | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| JP4635453B2 (ja) | 映像信号処理装置 | |
| JPH09149344A (ja) | マトリクス型表示装置 | |
| KR20200098112A (ko) | Lcd모니터 출력 제어장치 | |
| KR100743195B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| KR960013645B1 (ko) | 와이드 티브이의 화면 중심 선형성 보상장치 |