JPS61161836A - スイツチ信号コ−ド化装置 - Google Patents
スイツチ信号コ−ド化装置Info
- Publication number
- JPS61161836A JPS61161836A JP293185A JP293185A JPS61161836A JP S61161836 A JPS61161836 A JP S61161836A JP 293185 A JP293185 A JP 293185A JP 293185 A JP293185 A JP 293185A JP S61161836 A JPS61161836 A JP S61161836A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- column
- switches
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は放送スタジオにおける諸装置を制御する装置に
関し、特に制御卓の押ボタンスイッチの動作情報をコー
ド化するスイッチ信号コード化装置に関する。
関し、特に制御卓の押ボタンスイッチの動作情報をコー
ド化するスイッチ信号コード化装置に関する。
従来、この種のスイッチ信号コード化装置は、例えば第
2図に示すように構成されていた。すなわち、電気的に
マトリクス状に配列されたスイッチ群21(簡単化のた
め、−列(4個のスイッチ)のみ図示)はプルアップ用
抵抗群22を介して電源(+5V)に接続されており、
各スイッチが操作されない状態においては各スイッチに
対応してそれぞれ11”の信号がチャタリング除去用バ
ッツア28を介して、プライオリティエンコーダ24に
入力されている。このプライオリティエンコーダz4は
、スイッチ群z1の各列毎に予め決められた優先順序に
従い、最優先のスイッチ信号をコード化するための回路
である。
2図に示すように構成されていた。すなわち、電気的に
マトリクス状に配列されたスイッチ群21(簡単化のた
め、−列(4個のスイッチ)のみ図示)はプルアップ用
抵抗群22を介して電源(+5V)に接続されており、
各スイッチが操作されない状態においては各スイッチに
対応してそれぞれ11”の信号がチャタリング除去用バ
ッツア28を介して、プライオリティエンコーダ24に
入力されている。このプライオリティエンコーダz4は
、スイッチ群z1の各列毎に予め決められた優先順序に
従い、最優先のスイッチ信号をコード化するための回路
である。
従って、仮に同じ列の中で同時に2個のスイッチを操作
したとしても、コード化されるスイッチ信号は最優先の
スイッチによる信号のみであった。
したとしても、コード化されるスイッチ信号は最優先の
スイッチによる信号のみであった。
上述した従来のスイッチ信号コード化装置では、同時に
複数のスイッチが操作された時には、同時に操作された
すべてのスイッチの信号のコードを得ることができない
という問題がある。一方、この問題を解決するためには
、プライオリティエンコーダを複数個必要とし、すなわ
ち、同時に操作する必要のあるスイッチの数が増えるこ
とに伴い、スイッチ群の各列に対応してプライオリティ
エンコーダの数も増加するという問題がある。
複数のスイッチが操作された時には、同時に操作された
すべてのスイッチの信号のコードを得ることができない
という問題がある。一方、この問題を解決するためには
、プライオリティエンコーダを複数個必要とし、すなわ
ち、同時に操作する必要のあるスイッチの数が増えるこ
とに伴い、スイッチ群の各列に対応してプライオリティ
エンコーダの数も増加するという問題がある。
本発明の目的は、同時に複数のスイッチを操作した場合
でも、操作したすべてのスイッチの信号のコードを得る
ことができるスイッチ信号コード化装置を提供すること
にある。
でも、操作したすべてのスイッチの信号のコードを得る
ことができるスイッチ信号コード化装置を提供すること
にある。
本発明は、同時に複数のスイッチを操作した場合に、操
作したスイッチの数が複数であることを検出し、その検
出された数をもとにそれぞれのスイッチに対応したコー
ドを時分割で発生することにより、同時に操作したすべ
てのスイッチの信号のコードを得るようにしたものであ
る。
作したスイッチの数が複数であることを検出し、その検
出された数をもとにそれぞれのスイッチに対応したコー
ドを時分割で発生することにより、同時に操作したすべ
てのスイッチの信号のコードを得るようにしたものであ
る。
すなわち、本発明によるスイッチ信号コード化装置は、
電気的にマトリクス状に配列されたスイッチ群と、スイ
ッチ群の各列を順次選択する列選択信号を出力する列選
択回路と、列選択信号を入力してそのコード化を行い、
列コード信号を出力するエンコーダと、上述の列選択信
号により選択されたスイッチ群の中のスイッチ列からの
スイッチ信号を入力し、このスイッチ列のうち操作され
たスイッチの数の検出を行い、その数だけ制御信号を出
力する制御部と、スイッチ群の各行に対応するスイッチ
信号に対応して予め設定され九コードが記憶されており
、上述のスイッチ列からのスイッチ信号を上述の制御信
号により読出して行コード信号として出力するメモリと
、エンコーダからの列コード信号とメモリからの行コー
ド信号を入力し、それらを組合せてコード信号を出力す
るバッファと、を有することを特徴とする。
電気的にマトリクス状に配列されたスイッチ群と、スイ
ッチ群の各列を順次選択する列選択信号を出力する列選
択回路と、列選択信号を入力してそのコード化を行い、
列コード信号を出力するエンコーダと、上述の列選択信
号により選択されたスイッチ群の中のスイッチ列からの
スイッチ信号を入力し、このスイッチ列のうち操作され
たスイッチの数の検出を行い、その数だけ制御信号を出
力する制御部と、スイッチ群の各行に対応するスイッチ
信号に対応して予め設定され九コードが記憶されており
、上述のスイッチ列からのスイッチ信号を上述の制御信
号により読出して行コード信号として出力するメモリと
、エンコーダからの列コード信号とメモリからの行コー
ド信号を入力し、それらを組合せてコード信号を出力す
るバッファと、を有することを特徴とする。
以下、本発明の実施例について図面を参照しながら説明
する。
する。
fa1図は本発明によるスイッチ信号;−ド化装置の一
実施例のブロック図である。スイッチ群1は、電気的に
マトリクス状に配列されたスイッチで構成され、第1図
に示す例では4行×4列、すなわち(B行〜H行)×(
A列〜D列)となっている0列選択回路2は列選択信号
a−dを時系列的に出力し、それぞれスイッチ群1の各
列A−Dのスイッチ群に送出する機能を有しておプ、言
い換えると列選択信号が出力されている時のみ対応する
スイッチ群lの列のスイッチ群が操作可能状態になる6
列選択回路2から出方される列選択信号a w (Lは
エンコーダ8にも入力されている。なお、列選択回路2
には制御回路5からの信号nが入力されてお〕、この信
号nが入力される毎に上述の列選択信号a −6が順次
切り換えられる。・一方、スイッチ群1の各行E〜Hの
スイッチ群はそれぞれスイッチ信号e w hを出力し
、それらをバッファ8に送出する。バッファ8はスイッ
チ群1の各スイッチの操作に起因するチャタリングを防
止する機能を有している。上述のスイッチ信号5−hF
i、バッファ3を介してスイッチ信号e。
実施例のブロック図である。スイッチ群1は、電気的に
マトリクス状に配列されたスイッチで構成され、第1図
に示す例では4行×4列、すなわち(B行〜H行)×(
A列〜D列)となっている0列選択回路2は列選択信号
a−dを時系列的に出力し、それぞれスイッチ群1の各
列A−Dのスイッチ群に送出する機能を有しておプ、言
い換えると列選択信号が出力されている時のみ対応する
スイッチ群lの列のスイッチ群が操作可能状態になる6
列選択回路2から出方される列選択信号a w (Lは
エンコーダ8にも入力されている。なお、列選択回路2
には制御回路5からの信号nが入力されてお〕、この信
号nが入力される毎に上述の列選択信号a −6が順次
切り換えられる。・一方、スイッチ群1の各行E〜Hの
スイッチ群はそれぞれスイッチ信号e w hを出力し
、それらをバッファ8に送出する。バッファ8はスイッ
チ群1の各スイッチの操作に起因するチャタリングを防
止する機能を有している。上述のスイッチ信号5−hF
i、バッファ3を介してスイッチ信号e。
〜h0 となり、ROM等で構成された検出回路4お
よびメモリ6のそれぞれに入力される。この検出回路4
は、現在操作可能状態となっているスイッチ群lのいず
れかの列のスイッチ群のうちオンになっているスイッチ
の総数(本実施例では4個が最高)を検出する丸めの回
路で、その出力は検出信号1として制御回路5に入力さ
れる。制御回路5はこの検出信号1に基づいて制御信号
jを出力し、それをメモリ6に送出する。メモリ6には
、スイッチ群1の各行E−Hに対応するスイッチ信号に
対応して予め設定されたコードが記憶されている。
よびメモリ6のそれぞれに入力される。この検出回路4
は、現在操作可能状態となっているスイッチ群lのいず
れかの列のスイッチ群のうちオンになっているスイッチ
の総数(本実施例では4個が最高)を検出する丸めの回
路で、その出力は検出信号1として制御回路5に入力さ
れる。制御回路5はこの検出信号1に基づいて制御信号
jを出力し、それをメモリ6に送出する。メモリ6には
、スイッチ群1の各行E−Hに対応するスイッチ信号に
対応して予め設定されたコードが記憶されている。
このメモリ6のコード化された出力信号にとエンコーダ
8のコード化された出力信号lは出力バツ7ア7に送ら
れ、そこで組合わされて出力コード信号mとなる。
8のコード化された出力信号lは出力バツ7ア7に送ら
れ、そこで組合わされて出力コード信号mとなる。
次に、このように構成されたスイッチ信号フード化装置
の動作について説明する。
の動作について説明する。
今仮に、列選択回路2から列選択信号aが出力されてい
るものとし、スイッチ群1のうちA列の8行および0行
のスイッチを同時にオンしたものとする。
るものとし、スイッチ群1のうちA列の8行および0行
のスイッチを同時にオンしたものとする。
この場合、スイッチ群1からのスイッチ信号e〜hは1
.0.1.O(あるいは0.1.0.1でもよい)とな
υ、バッファ8を介して検出回路4およびメモIJ6に
送られる。検出回路4は検出信号1(=1a)を出力し
て制御回路5に送出する。
.0.1.O(あるいは0.1.0.1でもよい)とな
υ、バッファ8を介して検出回路4およびメモIJ6に
送られる。検出回路4は検出信号1(=1a)を出力し
て制御回路5に送出する。
制御回路5ではこの検出信号、1に基づき、所定のビッ
ト数を有する制御信号jを2回、メモリ6に送出する。
ト数を有する制御信号jを2回、メモリ6に送出する。
この送出回数は検出信号1の値と同じである。メモリ6
にはこの制御信号Jの他にスイッチ信号86〜ho t
i、o@ 1@ 0 )が入力されており、これらの信
号の組合せによりA列のスイッチ群のうちオンになって
いるすべてのスイッチ(この場合2個)の信号のコード
が時分割に出力され、信号にとして出力バツ7ア7に送
られる。
にはこの制御信号Jの他にスイッチ信号86〜ho t
i、o@ 1@ 0 )が入力されており、これらの信
号の組合せによりA列のスイッチ群のうちオンになって
いるすべてのスイッチ(この場合2個)の信号のコード
が時分割に出力され、信号にとして出力バツ7ア7に送
られる。
出力バッファ7ではこのコード化された信号k(行成分
)と、列選択回路2からエンコーダ8を介して既に送ら
れているコード化された信号l(列成分)との組合せに
より、A列に関する出力ブード信号mhを出力する。
)と、列選択回路2からエンコーダ8を介して既に送ら
れているコード化された信号l(列成分)との組合せに
より、A列に関する出力ブード信号mhを出力する。
このようにしてA列のスイッチの信号のコード化がすべ
て完了したならば、制御回路5は列選択回路2に対して
終了信号nを、送出する。なお、この終了信号nを送出
するタイミングは、本装置°を構成する回路素子によっ
て予め設定される。
て完了したならば、制御回路5は列選択回路2に対して
終了信号nを、送出する。なお、この終了信号nを送出
するタイミングは、本装置°を構成する回路素子によっ
て予め設定される。
列選択回路2では、この信号nを受信すると列選択信号
の切換、すなわち列選択信号すを出力する。以下、A列
の場合と同様に動作し、D列のスイッチ群からのスイッ
チ信号のコード化が終了し、九時点で、一連の動作が終
了する。このようにして、スイッチ群1を構成する16
個のスイッチのスイッチ信号のコードが、出力コード信
号mA、 !ELBe”C’ ”Dとして得られる。
の切換、すなわち列選択信号すを出力する。以下、A列
の場合と同様に動作し、D列のスイッチ群からのスイッ
チ信号のコード化が終了し、九時点で、一連の動作が終
了する。このようにして、スイッチ群1を構成する16
個のスイッチのスイッチ信号のコードが、出力コード信
号mA、 !ELBe”C’ ”Dとして得られる。
以上説明したように本発明は、同時に複数のスイッチを
操作した場合でも、操作されたすべてのスイッチの信号
のコード化を比較的簡単な構成により行うことができる
効果がある。
操作した場合でも、操作されたすべてのスイッチの信号
のコード化を比較的簡単な構成により行うことができる
効果がある。
【図面の簡単な説明】
第1図は本発明によるスイッチ信号コード化装置の一実
施例を示すブロック図、第2図は従来のスイッチ信号コ
ード化装置の一例を示すブロック図である。 1・・・スイッチ群、2・・・列選択回路、8・・・ノ
(ツファ。 4・・・検出回路、5・・・制御回路、6・・・メモI
J、7・・・出力ハツファ、8・・・エンコーダ。 a −+1・・・列選択信号、 6−h 、 6o”’
ho・・・スイッチ信号、1・・・検出信号、j・・
・制御信号。 k・・・コード化された信号(行成分)。 l・・・コード化された信号(列成分)。 m・・・出力コード信号、n・・・終了信号。
施例を示すブロック図、第2図は従来のスイッチ信号コ
ード化装置の一例を示すブロック図である。 1・・・スイッチ群、2・・・列選択回路、8・・・ノ
(ツファ。 4・・・検出回路、5・・・制御回路、6・・・メモI
J、7・・・出力ハツファ、8・・・エンコーダ。 a −+1・・・列選択信号、 6−h 、 6o”’
ho・・・スイッチ信号、1・・・検出信号、j・・
・制御信号。 k・・・コード化された信号(行成分)。 l・・・コード化された信号(列成分)。 m・・・出力コード信号、n・・・終了信号。
Claims (1)
- 【特許請求の範囲】 電気的にマトリクス状に配列されたスイッチ群と、 前記スイッチ群の各列を順次選択する列選択信号を出力
する列選択回路と、 前記列選択信号を入力してそのコード化を行い、列コー
ド信号を出力するエンコーダと、 前記列選択信号により選択された前記スイッチ群の中の
スイッチ列からのスイッチ信号を入力し、該スイッチ列
のうち操作されたスイッチの数の検出を行い、その数だ
け制御信号を出力する制御部と、 前記スイッチ群の各行に対応するスイッチ信号に対応し
て予め設定されたコードが記憶されており、前記スイッ
チ列からのスイッチ信号を前記制御信号により読出して
行コード信号として出力するメモリと、 前記エンコーダからの列コード信号と前記メモリからの
行コード信号を入力し、それらを組合せてコード信号を
出力するバッファと、 を有することを特徴とするスイッチ信号コード化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP293185A JPS61161836A (ja) | 1985-01-11 | 1985-01-11 | スイツチ信号コ−ド化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP293185A JPS61161836A (ja) | 1985-01-11 | 1985-01-11 | スイツチ信号コ−ド化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61161836A true JPS61161836A (ja) | 1986-07-22 |
Family
ID=11543089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP293185A Pending JPS61161836A (ja) | 1985-01-11 | 1985-01-11 | スイツチ信号コ−ド化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61161836A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008188142A (ja) * | 2007-02-02 | 2008-08-21 | Samii Kk | 遊技機及び遊技機に用いられる情報出力方法 |
CN108880561A (zh) * | 2016-01-05 | 2018-11-23 | 湖南工业大学 | 一种矩阵式键盘扫描定位方法 |
-
1985
- 1985-01-11 JP JP293185A patent/JPS61161836A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008188142A (ja) * | 2007-02-02 | 2008-08-21 | Samii Kk | 遊技機及び遊技機に用いられる情報出力方法 |
CN108880561A (zh) * | 2016-01-05 | 2018-11-23 | 湖南工业大学 | 一种矩阵式键盘扫描定位方法 |
CN108880561B (zh) * | 2016-01-05 | 2022-03-18 | 湖南工业大学 | 一种矩阵式键盘扫描定位方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3854131A (en) | Auto-monitoring communication devices for handicapped persons | |
US7046181B2 (en) | 2n-1 Shuffling network | |
GB2215925A (en) | Digital to analogue converter | |
JPS61161836A (ja) | スイツチ信号コ−ド化装置 | |
KR980006870A (ko) | 가변 부호화율 펀츄러 | |
US4411009A (en) | Digital dual half word or single word position scaler | |
JPH05300486A (ja) | 可変長符号化、復号化回路 | |
SU1221657A2 (ru) | Устройство дл ввода информации | |
SU1325485A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
JPS63128820A (ja) | メモリ形インタリ−ブ回路 | |
SU873410A1 (ru) | Коммутатор | |
SU371687A1 (ru) | Коммутатор дискретных сигналов | |
SU507934A1 (ru) | Дешифратор | |
SU1027811A1 (ru) | Цифроаналоговый преобразователь | |
GB1017008A (en) | Self-correcting coding circuit and circuit arrangement for decoding binary information | |
SU851772A1 (ru) | Коммутатор | |
SU1487056A1 (ru) | Система связи эвм с дистанционно распределенными объектами измерения, контроля и управления | |
RU1784946C (ru) | Устройство дл программного управлени шаговым двигателем | |
SU985781A1 (ru) | Сумматор в коде "М из N | |
SU811266A1 (ru) | Трехканальное резервированное ус-ТРОйСТВО C упРАВл ЕМОй СТРуКТуРОй | |
SU1035608A1 (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU696462A1 (ru) | Корректирующее устройство | |
JPS61232726A (ja) | 誤り訂正装置 | |
KR20020088602A (ko) | 키입력시스템 | |
SU921082A1 (ru) | Кодирующее устройство дл инверсного кода |