JPS61158283A - Time base corrector - Google Patents

Time base corrector

Info

Publication number
JPS61158283A
JPS61158283A JP59279813A JP27981384A JPS61158283A JP S61158283 A JPS61158283 A JP S61158283A JP 59279813 A JP59279813 A JP 59279813A JP 27981384 A JP27981384 A JP 27981384A JP S61158283 A JPS61158283 A JP S61158283A
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
output
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59279813A
Other languages
Japanese (ja)
Inventor
Kenji Nakamura
健次 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59279813A priority Critical patent/JPS61158283A/en
Publication of JPS61158283A publication Critical patent/JPS61158283A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent phase detection errors of reproduction video signal due to a drop-out by detecting the drop-out of the reproduction video signal and inhibiting the pulse signal showing the time base fluctuation of the reproduction signal for a period corresponding to the detected drop-out. CONSTITUTION:The output of an RF amplifier 2 is supplied to a drop-out detecting circuit 13 for detection of a drop-out period. For this drop-out period, a composite synchronizing signal obtained by supplying the video signal obtained via an FM modulator 3 to a synchronizing separator 15 is supplied to a gate circuit 16. Then the synchronizing signal component included within the drop-out period is extracted at the output side of the circuit 16. The output of the circuit 16 is supplied to a mono-multivibrator 18 which is triggered by the rear edge of the output signal of a mono-multivibrator 17. Thus a time-delayed pulse is produced to inhibit the sampling pulse produced from the output signal of a variable delay circuit 4 and supplied to a phase comparator 10 through a gate circuit 19.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオディスク等の記録媒体がら再生され
たビデオ信号中の時間軸変動分を除去するのに通用され
る時間軸補正装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a time axis correction device commonly used to remove time axis fluctuations in a video signal reproduced from a recording medium such as a video disk.

〔従来の技術〕[Conventional technology]

可変遅延回路として、CCD遅延回路を用いた従来の時
間軸補正装置の一例について、第3図及び第4図を参照
して説明する。
An example of a conventional time base correction device using a CCD delay circuit as a variable delay circuit will be described with reference to FIGS. 3 and 4.

第3図において、21で示す入力端子に、ビデオディス
クから光学的に読み取られた再生信号(第4図A)が供
給される。この再生信号がRFアンプ22を介してFM
?ijmm器23に供給される。
In FIG. 3, a playback signal (FIG. 4A) optically read from a video disc is supplied to an input terminal indicated by 21. This reproduction signal is transmitted to the FM via the RF amplifier 22.
? It is supplied to the ijmm unit 23.

このFM復調器23の出力端子に、時間軸変動分くジッ
タ)を含む再生ビデオ信号(第4図B)が現れる。この
再生ビデオ信号がCOD遅延回路24を通ると、時間軸
変動分を取り除かれ、安定なビデオ信号(第4図C)が
出力端子25に取り出される。
At the output terminal of the FM demodulator 23, a reproduced video signal (FIG. 4B) containing jitter corresponding to time axis fluctuation appears. When this reproduced video signal passes through the COD delay circuit 24, time axis fluctuations are removed and a stable video signal (FIG. 4C) is taken out to the output terminal 25.

CCD遅延回路24には、VCO(電圧制御形光振器)
26からのクロックパルスが供給される。
The CCD delay circuit 24 includes a VCO (voltage controlled optical oscillator)
Clock pulses from 26 are provided.

このVCO26の発振周波数が時間軸変動分を除去する
ように制御される。出力端子25に取り出されろビデオ
信−号から同期分離回路27により複合同期信号(第4
図D)が分離さ力、ろ。この複合同期信号がモノマルチ
(単安定マルチバイブレークの略称)28に供給され、
172周期の水平同期信号が除去される。モノマルチ2
8の出力に発生する水平同期信号(第4図E)がモノマ
ルチ29に供給される。モノマルチ29は、水平同期信
号の前縁から立ち上がるサンプリングパルス(第4図F
)を形成する。このサンプリングパルスが位相比較回路
30の一方の入力端子に供給される。
The oscillation frequency of this VCO 26 is controlled so as to remove the time axis fluctuation. A composite synchronization signal (fourth
Figure D) is the separated force, ro. This composite synchronization signal is supplied to a monomulti (abbreviation for monostable multiby-break) 28,
The 172-cycle horizontal synchronization signal is removed. mono multi 2
A horizontal synchronizing signal (FIG. 4E) generated at the output of 8 is supplied to monomulti 29. The monomulti 29 uses a sampling pulse (Fig. 4F) that rises from the leading edge of the horizontal synchronization signal.
) to form. This sampling pulse is supplied to one input terminal of the phase comparison circuit 30.

この位相比較回路30の他方の入力端子には、台形波発
生回路31からの台形波が供給される。
The other input terminal of this phase comparator circuit 30 is supplied with a trapezoidal wave from a trapezoidal wave generating circuit 31 .

台形波発生回路31は、端子32からの基準の水平同期
信号(第4図G)と同期した台形波(第4図H)を発生
する。位相比較回路30は、ザンプリングホールド回路
の構成であり、台形波の傾斜部分をサンプリングパルス
でサンプリングする。
The trapezoidal wave generating circuit 31 generates a trapezoidal wave (FIG. 4H) synchronized with the reference horizontal synchronizing signal (FIG. 4G) from the terminal 32. The phase comparator circuit 30 has a configuration of a sampling and holding circuit, and samples the slope portion of the trapezoidal wave using a sampling pulse.

この位相比較回路30の出力に発生ずる誤差電圧(第4
図1)は、サンプリングパルスと基準水平同期信号との
位相差に対応するレベルのものとなる。位相比較回路3
0からの誤差電圧により、■CO26の発振周波数が制
御されて、CCD遅延回路24の遅延時間が制御される
。これにより、再生ビデオ信号の時間軸変動分が除去さ
れる。
The error voltage (fourth
FIG. 1) has a level corresponding to the phase difference between the sampling pulse and the reference horizontal synchronizing signal. Phase comparison circuit 3
The oscillation frequency of the CO 26 is controlled by the error voltage from 0, and the delay time of the CCD delay circuit 24 is controlled. As a result, time axis fluctuations in the reproduced video signal are removed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述の時間軸補正装置の問題として次のような欠点があ
った。第4図Aにおいて、41及び42で示すようなド
ロップアウトが発生した場合、FM復調器23の出力に
発生するビデオ信号中及び時間軸変動分が除去されたビ
デオ信号中にも、第4図B及び第4図Cにおいて、43
及び44で示すようなドロップアウト41及び42の夫
々と対応するノイズが現れる。問題となるのは、水平同
期信号の前縁部のノイズ43である。
The above-mentioned time axis correction device has the following drawbacks. In FIG. 4A, if dropouts as shown at 41 and 42 occur, the dropouts shown in FIG. B and Figure 4C, 43
Noises corresponding to the dropouts 41 and 42, as shown by 44 and 44, appear. The problem is noise 43 at the leading edge of the horizontal synchronization signal.

即ち、このノイズ43が同期分離回路27の出力にも発
生し、ノイズによりモノマルチ29がトリガーされ、第
4図Fに示すサンプリングパルス45が発生する。この
サンプリングパルス45は、第4図Fにおいて、破線で
示す正規のサンプリングパルス46より前の位置にずれ
たものとなる。
That is, this noise 43 is also generated at the output of the synchronous separation circuit 27, and the monomulti 29 is triggered by the noise, thereby generating the sampling pulse 45 shown in FIG. 4F. This sampling pulse 45 is shifted to a position earlier than the regular sampling pulse 46 shown by the broken line in FIG. 4F.

従って、このサンプリングパルス45により検出された
誤差電圧は、第4図1に示すように、レベルが急激に低
下したものとなる。このため、画面上では、画像の歪み
、色むらが発生し、見苦しい画面となる。特に、ビデオ
ディスクでは、幅の狭いドロップアウトが多発するため
、このような問題が繁雑に生じる。
Therefore, the level of the error voltage detected by this sampling pulse 45 has dropped rapidly, as shown in FIG. 4. Therefore, image distortion and color unevenness occur on the screen, resulting in an unsightly screen. Particularly in video discs, narrow dropouts occur frequently, and this problem frequently occurs.

従って、この発明の目的は、ドロップアウトにより、再
生ビデオ信号の位相の検出が誤ることが防止された時間
軸補正装置を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a time axis correction device that prevents errors in detecting the phase of a reproduced video signal due to dropouts.

c問題点を解決するための手段〕 この発明は、記録媒体からの再生信号を復調して再生ビ
デオ信号を得、この再生ビデオ信号を可変遅延回路4に
供給し、可変遅延回路4の出力ビデオ信号から分離され
た水平同期信号又はバースト信号に基づいて再生信号の
時間軸変動分を表すパルス信号を発生し、このパルス信
号と基準信号とを比較し、この比較出力により時間軸変
動分を除去するように、可変遅延回路4の遅延量を制御
する時間軸補正装置に関する。
Means for Solving Problem c] This invention demodulates a reproduced signal from a recording medium to obtain a reproduced video signal, supplies this reproduced video signal to a variable delay circuit 4, and outputs a video signal from the variable delay circuit 4. Generates a pulse signal representing the time axis variation of the reproduced signal based on the horizontal synchronization signal or burst signal separated from the signal, compares this pulse signal with a reference signal, and removes the time axis variation using this comparison output The present invention relates to a time axis correction device that controls the amount of delay of the variable delay circuit 4.

この発明は、再生ビデオ信号のト′ロソプアウト41.
4−2を検出し、ドロップアウト期間に対応するパルス
幅の検出パルスを発生するドロップアウト検出回路13
と、 再生ビデオ信号から分離された水平同期信号又はバース
ト信閃の区間の検出パルスを取り出すゲート回路16と
、 ゲート回路16の出力に得られる検出パルスを所定時間
遅延させる手段17.18と、この遅延された検出パル
スにより再生信号の時間軸変動分を表すパルス信号を禁
1)二するゲート回路19とからなる時間軸補正装置で
ある。
The present invention provides a processing output 41. of the reproduced video signal.
Dropout detection circuit 13 detects 4-2 and generates a detection pulse with a pulse width corresponding to the dropout period.
, a gate circuit 16 for extracting the detection pulse of the horizontal synchronization signal or burst signal section separated from the reproduced video signal; means 17 and 18 for delaying the detection pulse obtained at the output of the gate circuit 16 for a predetermined time; This is a time axis correction device comprising a gate circuit 19 which inhibits a pulse signal representing a time axis variation of a reproduced signal using a delayed detection pulse.

〔作用〕[Effect]

ドロップアウト検出回路13は、可変遅延回路4の入力
端の再生信号からドロップアウl−期間を検出する。再
生信号を復調して得られるビデオ信号から同期信号が分
離され、検出されたドロップアウト期間内に含まれる同
期信号部分がゲート回路16の出力に取り出される。こ
のゲート回路16の出力が遅延されてなるパルス信号に
より、可変遅延回路4の出力信号から形成されろサンプ
リングパルスが位相比較回路に供給されることがゲート
回路1つにより禁止されろ。従って、ドロップアウトの
影響による誤った位相のサンプリングパルスを使用して
時間軸変動分の検出がなされることが防止される。
The dropout detection circuit 13 detects a dropout l- period from the reproduced signal at the input end of the variable delay circuit 4. The synchronization signal is separated from the video signal obtained by demodulating the reproduced signal, and the synchronization signal portion included within the detected dropout period is taken out as the output of the gate circuit 16. The pulse signal obtained by delaying the output of the gate circuit 16 prevents the sampling pulse formed from the output signal of the variable delay circuit 4 from being supplied to the phase comparator circuit by one gate circuit. Therefore, detection of time axis fluctuations using a sampling pulse with an incorrect phase due to the effect of dropout is prevented.

〔実施例〕〔Example〕

以下、この発明の一実施例について、図面を参照して説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図において、1で示す入力端子に、ビデオディスク
から光学的に読み取られた再生信号(第2図A)が供給
される。この再生信号がRFアンプ2を介してFM復調
器3に供給される。このFM復調器3の出力端子に、時
間軸変動分(ジッタ)を含む再生ビデオ信号(第2図D
)が現れる。
In FIG. 1, a playback signal (FIG. 2A) optically read from a video disc is supplied to an input terminal indicated by 1. This reproduced signal is supplied to an FM demodulator 3 via an RF amplifier 2. The output terminal of this FM demodulator 3 receives a reproduced video signal (see Fig. 2D
) appears.

この再生ビデオ信号がCCD遅延回路4を通ると、時間
軸変動分を取り除かれ、安定なビデオ信号(第2図■)
が出力端子5に取り出される。
When this reproduced video signal passes through the CCD delay circuit 4, time axis fluctuations are removed, resulting in a stable video signal (Fig. 2).
is taken out to the output terminal 5.

CCI)遅延回路4には、VCO(電圧制御形発振器)
6からのクロックパルスが供給される。このVCO6の
発振周波数が時間軸変動分を除去するように制御される
。出力端子5に取り出されるビデオ信号から同期分離回
路7により複合同期信号(第2図J)が分離される。こ
の複合同期信号がモノマルチ(m安定マルチバイブレー
クの略称)8に供給され、172周期の水平同期信号が
除去される。モノマルチ8の出力に発生する水平同期信
号(第2図K)がモノマルチ9に供給される。
CCI) delay circuit 4 includes a VCO (voltage controlled oscillator)
A clock pulse from 6 is provided. The oscillation frequency of this VCO 6 is controlled so as to remove time axis fluctuations. A composite synchronization signal (J in FIG. 2) is separated from the video signal taken out at the output terminal 5 by a synchronization separation circuit 7. This composite synchronization signal is supplied to a monomulti (abbreviation for m-stable multi-by-break) 8, and the 172-cycle horizontal synchronization signal is removed. A horizontal synchronizing signal (K in FIG. 2) generated at the output of the monomulti 8 is supplied to the monomulti 9.

モノマルチ9は、水平同月信号の例えば前縁から立ち上
がる所定のパルス幅のサンプリングパルス(第2図1、
)を形成する。このサンプリングパルスは、CCr)遅
延回路4の出力ビデオ信号の位相を示すものである。こ
のサンプリングパルスがANDゲート19を介して位相
比較回路10の一方の入力端子に供給される。
The monomulti 9 uses a sampling pulse (see Fig. 2, 1,
) to form. This sampling pulse indicates the phase of the output video signal of the CCr delay circuit 4. This sampling pulse is supplied to one input terminal of the phase comparison circuit 10 via an AND gate 19.

この位相比較回路10の他方の入力端子には、台形波発
生回路11からの台形波が供給される。
A trapezoidal wave from a trapezoidal wave generating circuit 11 is supplied to the other input terminal of the phase comparison circuit 10.

台形波発生回路11は、端子12からの基準の水平同期
信号(第2図M)と同期した台形波(第2図N)を発生
する。位相比較回路10は、サンプリングホールド回路
の構成であり、台形波の傾斜部分をサンプリングパルス
でサンプリングする。
The trapezoidal wave generating circuit 11 generates a trapezoidal wave (N in FIG. 2) synchronized with a reference horizontal synchronizing signal (M in FIG. 2) from the terminal 12. The phase comparison circuit 10 has a configuration of a sampling and holding circuit, and samples the slope portion of the trapezoidal wave using a sampling pulse.

この位相比較回路10の出力に発生する誤差電圧(第2
図O)は、サンプリングパルスと基準水平同期信号との
位相差に対応するレベルのものとなる。位相比較回路1
0からの誤差電圧により、VCO6の発振周波数が制御
されて、CCD遅延回路4の遅延時間が制御される。こ
れにより、再生ビデオ信号の時間軸変動分が除去される
The error voltage (second
Figure O) has a level corresponding to the phase difference between the sampling pulse and the reference horizontal synchronization signal. Phase comparison circuit 1
The oscillation frequency of the VCO 6 is controlled by the error voltage from 0, and the delay time of the CCD delay circuit 4 is controlled. As a result, time axis fluctuations in the reproduced video signal are removed.

この一実施例では、RFアンプ2の出力が供給されろド
ロップアウト検出回路13が設けられている。ドロップ
アウト検出回路13の出力信号がOFF遅延回路14に
供給される。ドロップアラト検出回路13は、第2図A
に示すように、ビデオディスクからの再生信号にドロッ
プアウト41゜42が含まれる場合に、第2図Bに示す
ように、ドロップアウト区間と対応してハイレベルとな
る検出パルスを発生する。
In this embodiment, a dropout detection circuit 13 is provided to which the output of the RF amplifier 2 is supplied. The output signal of the dropout detection circuit 13 is supplied to the OFF delay circuit 14. The drop alert detection circuit 13 is shown in FIG.
As shown in FIG. 2B, when a playback signal from a video disc includes dropouts 41 and 42, a detection pulse that becomes high level corresponding to the dropout section is generated as shown in FIG. 2B.

OF’F遅延回路14は、ドロップアウト検出回路13
の出力信号の前縁でトリガーされるモノマルチの構成と
されている。このOFF遅延回路14の出力信号は、第
2図Cに示すものとなる。OFF遅延回路14は、ドロ
ソプアう)41.41によるノイズ43.44(第2図
り参照)がFM復調器3のフィルタ等により遅れること
を補償するために設けられている。
The OF'F delay circuit 14 is a dropout detection circuit 13.
It has a monomulti configuration that is triggered by the leading edge of the output signal. The output signal of this OFF delay circuit 14 is as shown in FIG. 2C. The OFF delay circuit 14 is provided to compensate for the delay of the noise 43.44 (see the second diagram) caused by the dross noise filter 41.41 due to the filter of the FM demodulator 3, etc.

FM復調器3からのビデオ信号(第2図D)が供給され
る同期分離回路15が設けられ、同期分離回路15によ
り、第2図Eに示す複合同期信号が取り出される。OF
F遅延回路14の出力信号及び同期分離回路15の出力
信号がANDゲート16に供給される。ANDゲート1
6からは、ドロップアウト区間の同期信号でその前縁近
傍の部分のみが取り出される。
A sync separation circuit 15 is provided to which a video signal (FIG. 2D) from the FM demodulator 3 is supplied, and a composite sync signal shown in FIG. 2E is taken out by the sync separation circuit 15. OF
The output signal of the F delay circuit 14 and the output signal of the synchronous separation circuit 15 are supplied to an AND gate 16. AND gate 1
From No. 6, only the portion near the leading edge of the synchronization signal in the dropout section is extracted.

このANr)ゲート16の出力信号(第2図F)の前縁
によりモノマルチ17がトリガーされる。
The leading edge of the output signal (FIG. 2F) of the ANr) gate 16 triggers the monomulti 17.

従って、モノマルチ17から第2図Gに示す出力信号が
発生ずる。モノマルチ17の出力信号の後縁によりトリ
ガーされるモノマルチ18が設けられ、このモノマルチ
18から第2図Hに示す出力信号が発生する。
Therefore, the output signal shown in FIG. 2G is generated from the monomulti 17. A monomulti 18 is provided which is triggered by the trailing edge of the output signal of the monomulti 17, from which the output signal shown in FIG. 2H is generated.

モノマルチ18の出力信ぢがインバータ20により反転
されてANDゲート19に供給される。
The output signal of the monomulti 18 is inverted by an inverter 20 and supplied to an AND gate 19.

モノマルチ17及びモノマルチ18は、CCD遅延回路
4の遅延時間の可変範囲と対応した遅延時間を持つもの
とされている。CCD遅延回路4は、補正しようとする
時間軸変動分に応じてその遅延時間が変化する。従って
、CCD遅延回路4の出力信号の位相を示すサンプリン
グパルスの位相は、第2図において、Tで示す範囲内で
変化しうる。
The monomulti 17 and the monomulti 18 have delay times corresponding to the variable range of the delay time of the CCD delay circuit 4. The delay time of the CCD delay circuit 4 changes depending on the time axis variation to be corrected. Therefore, the phase of the sampling pulse indicating the phase of the output signal of the CCD delay circuit 4 can vary within the range indicated by T in FIG.

モノマルチ17及びモノマルチ18は、この範囲T内に
含まれるサンプリングパルスを禁止するパルス信号を発
生する。
Monomulti 17 and monomulti 18 generate pulse signals that inhibit sampling pulses included within this range T.

インバータ20からのパルスがANDゲート19に供給
されろことにより、ANDゲート19の出力に発生する
サンプリングパルスは、第2図りに示すものとなる。こ
の第2図りから明らかなように、ドロップアラ1〜によ
るノイズに影響されたサンプリングパルスが位相比較回
路10に供給されることが禁止される。従って、位相比
較回路10からの誤差電圧は、以前の値にホールドされ
る。
Since the pulse from the inverter 20 is supplied to the AND gate 19, the sampling pulse generated at the output of the AND gate 19 is as shown in the second diagram. As is clear from this second diagram, sampling pulses affected by noise caused by the dropper 1~ are prohibited from being supplied to the phase comparator circuit 10. Therefore, the error voltage from phase comparison circuit 10 is held at the previous value.

面、OFF遅延回路14の遅延時間を大きくして、同期
信号区間内のドロップアウトのみならず、同期信号の前
縁の直前にあるドロップアウトによるノイズを禁止の対
象としても良い。また、この発明は、時間軸変動分をバ
ースト信号から検出する構成の時間軸補正装置に対して
も適用することができる。
Alternatively, the delay time of the OFF delay circuit 14 may be increased to suppress not only the dropout within the sync signal section but also the noise due to the dropout immediately before the leading edge of the sync signal. Further, the present invention can also be applied to a time axis correction device configured to detect a time axis variation from a burst signal.

〔発明の効果〕〔Effect of the invention〕

この発明に依れば、ドロップアウトにより記録媒体から
の再生ビデオ信号の時間軸変動分の検出が誤り、再生画
質が劣下することを防止できる。
According to the present invention, it is possible to prevent erroneous detection of time axis fluctuations in a reproduced video signal from a recording medium and deterioration of reproduced image quality due to dropout.

また、この発明では、時間軸変動分の検出に影響するド
ロップアラ(・のみを問題としているので、必要以上に
時間軸変動分の検出が禁止されたり、回路構成が複雑と
なることを防止できる。
In addition, in this invention, since only the drop error that affects the detection of time axis fluctuations is considered as a problem, it is possible to prevent the detection of time axis fluctuations from being prohibited more than necessary or the circuit configuration from becoming complicated. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の一実施例の動作説明に用いる各部波形図、第3
図は従来の時間軸補正装置のブロック図、第4図は従来
の時間軸補正装置の説明に用いる各部波形図である。 図面における主要な符号の説明 1:再生ビデオ信号の入力端子、3:FM復調器、4:
COD遅延回路、5:出力端子、?、15:同期分離回
路、13ニトロツブアウト検出回路、14、:OFF遅
延回路。 代理人  弁理士 杉 浦 正 知 <alO口田匡○ ニー4 )−):l(j ΣZ ○ −−71511=
FIG. 1 is a block diagram of an embodiment of this invention, FIG. 2 is a waveform diagram of each part used to explain the operation of an embodiment of this invention, and FIG. 3 is a block diagram of an embodiment of this invention.
The figure is a block diagram of a conventional time axis correction device, and FIG. 4 is a waveform diagram of each part used to explain the conventional time axis correction device. Explanation of main symbols in the drawings 1: Input terminal for reproduced video signal, 3: FM demodulator, 4:
COD delay circuit, 5: Output terminal, ? , 15: Sync separation circuit, 13: Nitrotube out detection circuit, 14: OFF delay circuit. Agent Patent Attorney Tadashi Sugiura <alO Tadashi Kuchida ○ Knee 4 )-):l(j ΣZ ○ --71511=

Claims (1)

【特許請求の範囲】 記録媒体からの再生信号を復調して再生ビデオ信号を得
、この再生ビデオ信号を可変遅延回路に供給し、上記可
変遅延回路の出力ビデオ信号から分離された水平同期信
号又はバースト信号に基づいて上記再生信号の時間軸変
動分を表すパルス信号を発生し、このパルス信号と基準
信号とを比較し、この比較出力により上記時間軸変動分
を除去するように、上記可変遅延回路の遅延量を制御す
る時間軸補正装置において、 上記再生ビデオ信号のドロップアウトを検出し、上記ド
ロップアウト期間に対応するパルス幅の検出パルスを発
生するドロップアウト検出回路と、上記再生ビデオ信号
から分離された水平同期信号又はバースト信号の区間の
上記検出パルスを取り出すゲート回路と、 上記ゲート回路の出力に得られる検出パルスを所定時間
遅延させる手段と、 この遅延された検出パルスにより上記再生信号の時間軸
変動分を表すパルス信号を禁止するゲート回路と、 を備えたことを特徴とする時間軸補正装置。
[Claims] A playback signal from a recording medium is demodulated to obtain a playback video signal, the playback video signal is supplied to a variable delay circuit, and a horizontal synchronization signal or The variable delay is configured such that a pulse signal representing the time axis variation of the reproduced signal is generated based on the burst signal, this pulse signal is compared with a reference signal, and the time axis variation is removed by this comparison output. A time axis correction device for controlling the amount of delay in a circuit includes a dropout detection circuit that detects a dropout in the reproduced video signal and generates a detection pulse having a pulse width corresponding to the dropout period; a gate circuit for extracting the detection pulse in the section of the separated horizontal synchronizing signal or burst signal; means for delaying the detection pulse obtained at the output of the gate circuit for a predetermined period of time; A time axis correction device comprising: a gate circuit that prohibits a pulse signal representing a time axis variation;
JP59279813A 1984-12-28 1984-12-28 Time base corrector Pending JPS61158283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59279813A JPS61158283A (en) 1984-12-28 1984-12-28 Time base corrector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59279813A JPS61158283A (en) 1984-12-28 1984-12-28 Time base corrector

Publications (1)

Publication Number Publication Date
JPS61158283A true JPS61158283A (en) 1986-07-17

Family

ID=17616274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59279813A Pending JPS61158283A (en) 1984-12-28 1984-12-28 Time base corrector

Country Status (1)

Country Link
JP (1) JPS61158283A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6350283A (en) * 1986-08-20 1988-03-03 Matsushita Electric Ind Co Ltd Noise removal circuit
JPH0366750U (en) * 1989-10-31 1991-06-28
JPH0535293U (en) * 1991-10-09 1993-05-14 アルプス電気株式会社 Thermal head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6350283A (en) * 1986-08-20 1988-03-03 Matsushita Electric Ind Co Ltd Noise removal circuit
JPH0366750U (en) * 1989-10-31 1991-06-28
JPH0535293U (en) * 1991-10-09 1993-05-14 アルプス電気株式会社 Thermal head

Similar Documents

Publication Publication Date Title
US4555734A (en) Video time base and drop out corrector
JPS6056358B2 (en) Video signal time axis error correction circuit
US5157359A (en) Carrier reset fm modulator and method of frequency modulating video signals
US4614981A (en) Apparatus for reproducing video signal
JPS61158283A (en) Time base corrector
EP0433032A2 (en) Signal reproducing apparatus
JPH01282987A (en) Synchronizing signal reproducing circuit
JPS6330706B2 (en)
JPH09182029A (en) Jitter reduction circuit
KR940007998B1 (en) Write clock generator for time base corrector including frequency fluctuation and write clock difference signal reduction
US4729042A (en) Clock signal generating circuit for digital signal recording device
JPH0339988Y2 (en)
JPH01188193A (en) Signal format discriminating system for color video recording information
KR910009145Y1 (en) Jitter improving circuit of vcr
JP3230527B2 (en) Video signal sync separator
JPS62265876A (en) Time base correcting device for video signal recording and reproducing device
JPS62289077A (en) Magnetic recoding and reproducing device
JPH03154495A (en) Picture signal recording and reproducing system
JPH03113974A (en) Video signal recording and reproducing device
JPS6019871B2 (en) dropout compensator
JPS61158289A (en) Circuit for detecting error along temporal axis
JPH08195969A (en) Color slip correction device
JPH0817501B2 (en) Time axis fluctuation correction device
JPH06233237A (en) Recording and reproducing device
JPH0580877B2 (en)