JPS61156300A - 音声特徴抽出方式 - Google Patents

音声特徴抽出方式

Info

Publication number
JPS61156300A
JPS61156300A JP59279987A JP27998784A JPS61156300A JP S61156300 A JPS61156300 A JP S61156300A JP 59279987 A JP59279987 A JP 59279987A JP 27998784 A JP27998784 A JP 27998784A JP S61156300 A JPS61156300 A JP S61156300A
Authority
JP
Japan
Prior art keywords
processing
data
coefficient
processing cycle
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59279987A
Other languages
English (en)
Inventor
立花 正敏
貞治 江守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59279987A priority Critical patent/JPS61156300A/ja
Publication of JPS61156300A publication Critical patent/JPS61156300A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Sorting Of Articles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタル化された音声データから自己相
関係数、線形予測係数を抽出する音声特徴抽出方式に関
するものである。
「従来の技術」 従来のこの種の方式は、専用のハードウェアによって構
成されてるため、音声の特徴の追加、修正が容易でない
欠点がある。また、単一プロセ・7すとしてのマイクロ
プロセッサ、ディジタルシグナルプロセッサは、多種類
の処理および特徴抽出をすると、実時間処理と特徴算出
精度とを同時に向上させることが難しい欠点があり、更
にディジタル処理に必要である乗算器の性能条件が厳し
くな°す、素子、回路構成や方式に大きく影響を及ぼす
欠点がある。
一方、従来のこの種の方式では、単一プロセッサにより
行われ、並列化したプロセッサでは行われていなかった
この発明の目的は、音声の特徴を抽出するために、複数
の命令、データ等をシストリック(Systolic)
的に転送できるように単位処理部(プロセッシングエレ
メント)を一次元アレー状に構成することにより、命令
のシーケンスを変化することにより機能の融通性および
単位処理部の並列処理化により処理の高速化・実時間性
一単位処理部の構成の簡素化を確保する音声特徴抽出方
式を提供することに、ある。
ディジタル化された音声データ、窓関数用定数データ、
ディジタルフィルタ用定数、データ演算へ中間結果デー
タと命令を書き込み読出しするメモリと、単位処理部を
一次元アレー状に複数配置し上記メモリとインタフェー
スをもつ単位処理部群と、メモリへの書き込み、読出し
、単位処理部群への命令付与、構成制御、状態識別を行
う制御部とを備え、 上記単位処理部はデータの受信、演算、遅延、送信、命
令の受信、解読、遅延、送信の機能をもっており、 上記制御部はメモリから音声データと窓関数用データを
単位処理部群に規則的に入力し、音声データ、窓関数用
定数および命令を単位処理部間で転送させながら窓関数
処理と自己相関処理とを同時に行うことにより自己相関
係数(ΦL i= 0〜“ m)を並列を算出させる手
段と、 その算出された自己相関係数Φi、ディジタルフィルタ
用定数データと命令を規則的に単位処理部間で転送させ
ながらディジタルフィルタを通した自己相関係数(Φ”
i、 i・0〜麟)を並列に算出させる手段と、 その算出された自己相関係数Φ’Is中間結果データお
よび命令を規則的に単位処理部間に転送させながら、線
形予測係数(aj+j・1〜n)を並列に算出させる手
段とを有する。
「実施例」 及主五支友宏 この発明によって求まる音声の特徴である、m次の自己
相関係数(Φi、 i・0〜幅)、n次の線形予測係数
(αj、 j飄1〜n1但しn < m )の算出する
方式の基本的な考え方を第1図及び第2図を用いて説明
する。
この発明の特徴抽出方式の処理手順の大きな流れは、自
己相関処理、ディジタルフィルタ処理、そして線形予測
分析で代表され、それぞれは第1図に示すように、理、
論式をもとに、この発明に適合する計算式に変換される
。更に各処理は第2図に示すように、細かい処理に分解
される。
l−一嵐 第3図にこの発明の実施例の構成を示す、音声データは
l窓関数幅(サンプリング数:N)が4フレームで構成
され、l窓関数の周期は1フレームとする。
メモリ1は命令メモリ1−1、入力メモリ1−2〜1−
5、係数メモリ1−6よりなり、命令メモリ1−1は、
命令を書き込み・読出しでき、入力メモリ1−2〜1−
5は、それぞれ1フレ一ム分の記憶容量(N/4 )を
持ち、命令メモIJI−1と同一速度で入力信号を書き
込み・読出しでき、係数メモリ1−6は抽出された特徴
、窓関数係数、ディジタルフィルタ係数等を命令メモリ
1−1 と同一速度で読出し・書き込みできる。単位処
理部群2は(11)個の単位処理部2−1〜2− CI
I++ 1)よりなり、各準位処理部はデータの受信、
演算、遅延、送信、命令の受信、解読、遅延、送信の機
能をもつシステム全体は制御部3により管理される。マ
ルチプレクサ4は入力メモリ1−2〜1−5 と係数メ
モリ1−6のそれぞれの出力を選択して単位処理部2−
1 へ入力し、マルチプレクサ5は単位処理部2−1お
よび、音声データや諸係数である入力信号を選択して係
数メモリ1−6へ入力する。入力信号は入力端子10よ
り入力される。
入力端子10を介してサンプリング周期で直列(シリア
ル)に入力される音声データは、入力メモリ1−2.1
−3.1−4.1−5の順でフレーム単位に書込まれ、
継続する音声データは再び周期的に入力メモリ1−2 
、1−3.1−4 、!−5の順でフレーム単位に書き
込まれ、この動作を音声入力が終了まで繰り返す。
この書き込みと並列に、サンプリング周期より1桁程度
速い周期で、入力メモリ1−2〜1−5から結klA1
1、マルチプレクサ4を介して単位処理部2−1へ音声
データが読みだされる。この結果、lフレーム書き込み
時間内に、4フレ一ム分の音声データが続みだされ、か
つ、この4フレ一ム分のデータに対して、自己相関処理
、ディジタルフィルタ処理、及び線形予測分析を直列(
シリアル)に実行する0次の1フレーム書き込み時間内
では、lフレーム分進んだ時点からの連続した4フレー
ムに対して、同じ動作が行われ、この動作をデータが無
くなるまで繰返す。ただし、1フレ一ム分の書き込みと
4フレ一ム分の読出しは同期がとれていて、データの読
出しは、必ず、既に書かれであるデータをアクセスでき
るものとする。
命令メモIJI−1には前もって命令が入力端子1゜を
介して格納され、係数メモリ1−6には窓関数係数: 
W i 、窓関数幅:N、ディジタルフィルタ用係数等
が入力端子10、マルチプレクサ5を介して格納されて
いる。さらに、単位処理部2−1〜2−(m+1)は、
t$動小数点での乗算と加算とが並列処理できる積和エ
ンジンを主体とし、浮動小数点の仮数部・指数部の処理
機能、複数のアキュムレータ(累積器^ccu) 、単
位処理部間との送受信機能、および命令とデータとのス
タック機能を持ち、】処理サイクル(1命令が実行され
る時間として定義)に、1積和と1送信・1受信(又は
2送信、又は2受信)が可能であるとする。制御部3は
、命令メモリ1−1 、人力メモリ1−2〜1−5、係
数メモリ 1−6の読出し・書き込み制御、マルチプレ
クサにより結線の接続制御、結線15を介して単位処理
部2−1 またはPE 2−(+n+1)への命令付与
、結線16を介して単位処理部群の構成制御・状態識別
、を行う、なお、命令メモIJI−1から結線13を介
゛して制御部3によって読出され゛る命令はデータの処
理サイクルより早めに単位処理部群へ結線15を介して
渡され、解読される。さらに、命令のシーケンスは、単
位処理部間で遅れがあるが、全ての単位処理部で同一動
作する。
l−皇 第2図の処理手順に沿って雄位処理部群の処理を中心に
説明する。
m次の自己相関係数を求める自己相関処理は、第1図よ
り、処理1−■:  Σf(t)x騨(t) X f(
t−i) xw(t−H1処理1− n :1/(N−
i)、処理1−11r :I/Pk4の3つから成る。
且旦王1五至 第4図に、自己相関処理の処理1−Tの手順を示す、水
平方向(横方向)に1個の自己相関係数を割当てた単位
処理部(以下PHと記す)を(11)個装置し、PEの
番号を2−1を始めとし、右方向へ昇順に並べ、自己相
関係数ΦiはPE 2−(i+1)で処理され、縦方向
にデータの処理サイクルの時間経過を表す、ここで、x
i(i=1〜N)は音声データ、wi(i=l〜N)は
窓関数の係数、w’ 1−xi x wt 、Φiは積
和の中間結果および最終結果を、それぞれ意味し、−は
PE間の転送方向を示し、矢印の下の記号は転送される
べきデータを表わし、PE間のインタフェース線は便宜
上1本の線で示す。
処理1−1におけるr’E 2−1の場合の動作を説明
する。
処理サイクルlで入力メモリから結線+1、マルチプレ
クサ4を介してデータx1を受信し、処理サイクル2で
係数メモリ1−6から結線12、マルチプレクサ4 (
以下、同一な処理の説明時においては省く)を介してデ
ーターlを受信し、処理サイクルlで受信したデータx
1を右隣のPH2−2へ送信する。
処理サイクル3で入力メモリからデータx1を受信し、
演算はX’ 1−xi X wl処理を行い、かつ、処
理サイクル2で受信したデーター1をPH2−2へ送信
する。
処理サイクル4では係数メモリからデーター1を受信す
る。処理サイクル5では入力メモリからデータ×2を受
信し°、x゛1=×lX511を処理する。処理サイク
ル6では係数メモリからデータ賀2を受信し、5I=x
’l Xx’l処理を行い、かつ、処理サイクル5で受
信したデータx2をPH2−2へ送信する。処理サイク
ル7では入力メモリからデータ×2を受信し、X’2−
X2 X w2を行い、かつ、処理サイクル6で受信し
たデータ御2をPH2−2へ送信する。処理サイクル8
では係数メモリから−2を受信し、演算はΦ0=Φo 
+S処理を行い、処理サイクル3で受信したデータ×1
をPH2,2へ送信する。処理サイクル9では人力メモ
リからデータX3を受信し、m+2・X2 X w’1
処理を行い、かつ、処理サイクル4で受信したデータw
lをr’E 2−2へ送信する。処理サイクル10では
、係数メモリからデーター3を受信し、s=x’2 X
x’1処理を行い、かつ、処理サイクル9で受信したデ
ータ×3をPH2−2へ送信する。処理サイクル11で
は、入力メモリからデータx3を受信し、X’3・x3
 X w3処理を行い、かつ、処理サイクル10で受信
したデータw3をPE 2−2へ送信する。処理サイク
ル12では係数メモリからデータw3を受信し、φ0・
φo +S処理を行い、かつ、処理サイクルマで受信し
たデータx2をPH2−2へ送信する。以下、処理サイ
クル9から処理サイクル】2までの4つの処理サイクル
を単位としてデータXNおよびその窓関数の係数%4N
が入力されるまで繰り返して処理し、最終的に、φ。
に積和の演算結果が入る。但し、処理サイクルlから処
理サイクル4までの単位と処理サイクル5から処理サイ
クル8までの単位では、他と同一の命令シーケンスであ
るが、演算すべきデータや転送すべきデータはダミーと
して処理される。
処理t−rにおけるPH2−1以外のPEの動作につい
て説明する。
PH2−K (K−2・・・m+1)では、命令はPH
2−1より(K−1)処理サイクル遅れ、データの送信
元がメモリでなくて、左隣のPE 2−(K−1)とな
り、送信先は右隣のPE 2−(K÷1)になる以外は
PE 2−1の動作と同一である。但し、PH2−(m
+1)の右隣接は出力端子17である。
以上を整理すると、制御部3は、入力メモリから音声デ
ータを、係数メモリから窓関数の係数を交互に同一デー
タについて2回ずつ読出し、PE 2−1へ入力させる
。各PEは4つのモード、すなわち、■ 左隣のPEと
は受信、演算は1処理サイクル前に受信したデータと2
処理サイクル前に受信したデータとの乗算、右隣のPE
へは5処理サイクル前に受信したデータの送信、■ 左
隣のPEとは受信、演算はl処理サイクル前の乗算の演
算結果と3処理サイクル前の乗算の演算結果との乗算、
右隣のPEへは1処理サイクル前に受信したデータの送
信、■ 左隣のPHとは受信、演算は1処理サイクル前
に受信したデータと2処理サイクル前に受信したデータ
との乗算、右隣のPHへはl処理サイクル前に受信した
データの送信、■ 左隣のPHとは受信、演算は自己相
関係数Φと2処理サイクル前の演算結果との加算、自己
相関係数Φiの修正、右隣のPEへは5処理サイクル前
に受信したデータの送信があり、この4つのモードを単
位として、各PEはN単位繰り返す。
各データのPE間の転送方向に関して、命令は1処理サ
イクルずつ遅れて右方向、音声データは1、又は5処理
サイクルずつ遅れて右方向、窓関数の係数は1、又は5
処理サイクルずつ遅れて右方向となり、一次元シストリ
ック(Systolic)的な動作を実現する。
さらに、処理1−11.1−111は各PE毎に除算を
実行し、自己相関係数φが求まる。この除算の説明は後
述する。
ディジタルフィルタ几1 次は、処理1−11、処理1−111が処理されたとし
て、自己相関係数φi(i・0〜Tl1)に対して、線
形予測分折のためのスペクトル平坦化のディジタルフィ
ルタ処理を施すが、これをコンボリューションによって
実現する。このコンボリューションは、第2図に示すよ
うに処理2−1:aXΦi  +l) Xφ(i+1)
4C×φ(i + 2)  と、処理2−11:bXΦ
(i−1)IXφ(ト2)と、処理2− IIT :0
.5/(1−φl)との3つから成る・ディジタルフィ
ルタ処理される自己相関係数φi は、自己相関処理と
同一のPE 2−(i+1)に配置され・結果の自己相
関係数Φ゛iもPE 2−(i+1)で抽出される。
第5図を用いて、ディジタルフィルタ処理にお4tルP
E2−1での処理2−゛I動作を説明する。
処理サイクル1では、係数メモリから係数aを受信する
。処理サイクル2で1よ、係数メモリへ自分自身の自己
相関係数Φ0を送信し、処理サイクル1で受信した係数
aとPE内に保存していたφ0と乗算し、右隣のPH2
−2へ処理サイクル1で受信した係数aを送信する。処
理サイクル3では、係数メモリから係数すを受信する。
演算は自己相関係数Φ“0に処理サイクル2の演算結果
を加算して自己相関係数Φ゛0を修正する。右隣のPH
2−2から自己相関係数φ1を受信する。処理サイクル
4では、MEMORY IIIへ処理サイクル3で受信
した自己相関係数ΦIを送信し、演算は処理サイクル3
で受信した係数すと自己相関係数Φ1と乗算し、r’E
 2−2へ処理サイクル3で受信した係数すを送信する
。処理サイクル5では、係数メモリから係数Cを受信し
、演算は自己相関係数Φ°0に処理サイクル4の演算結
果を加算して自己相関係数φ”0を修正する。右隣のf
’E 2−2から自己相関係数Φ2を受信する。処理サ
イクル6では、係数メモリへ処理サイクル5で受信した
自己相関係数φ2を送信し、演算は処理サイクル5で受
信した係数Cと自己相関係数φ2とを乗算し、PE 2
−2へ処理サイクル5で受信した係数Cを送信する。処
理サイクル7では、演算は自己相関係数Φ゛0に処理サ
イクル6の演算結果を加算して自己相関係数φ″0を修
正する。以上で、PH2−1での処理2−1は終了する
処理2−1におけるPE 2−1以外のPHの動作につ
いて説明する。
PH2−K(K=2・・・饋+1)では、命令はPR2
−1より(K−1)処理サイクル遅れ、データの送信元
が係数メモリではなくて左隣のPH2−(K−1>とな
り、データの送信先は右隣のPE 2−(K+1)にな
る以外はPH2−1の動作とほぼ同一である。但し、P
I! 2−(s++1)の右隣は出力端子17である。
ここでのPHのモードは、■ 左隣のPEとの受信、■
 左隣のPHへの自分自身の自己相関係数を送信、演算
は1処理サイクル前に受信した係数と自分自身の自己相
関係数との乗算、右隣のPHへ1処理サイクル前に受信
した係数を送信、■ 左隣のPEとの受信、演算は自分
自身の自己相関係数に1処理サイクル前での演算結果と
から引き、自分自身の自己相関係数を修正、右隣のPE
から他の自己相関係数を受信、■ 左隣のPEへ1処理
サイクル前に受信した他の自己相関係数を送信、演算は
l処理サイクル前に受信した係数と1処理サイクル前に
受信した他の自己相関係数との乗算、右隣のPEへ1処
理サイクル前に受信した係数を送信、から成る。
各データのPE間の転送方向に関して、命令は1処理サ
イクルずつ遅れて右方向、自己相関係数はl処理サイク
ルずつ遅れて左方向、ディジタルフィルタ用係数はl処
理サイクルずつ遅れて右方向となり、一次元シストリッ
ク的な動作を実現する。
ディジタルフィルタ処理の処理2−11の動作について
第5図の下半分を用いて説明する。
この動作は、係数aの積項の処理がなく、データ転送が
逆以外は処理2−1とほぼ同じ動きをする。
、すなわち、PH2−(m+1)から命令がスタートし
、左方向ヘシフトし、係数メモリからのデータはPE 
2−(m+1)へ入力、左方向ヘシフトされる。一方、
自己相関係数は右方向ヘシフトされる0例えば、PE 
2−5の一部の命令シーケンスが処理サイクルlから示
しているが、演算のモードは全く同一で、係数と自己相
関係数との送受信が逆だけである。
処理2−111は、各PE毎に除算を実行し、ディジタ
ルフィルタ処理された自己相関係数Φ°iが求まる。
除算の説明は後述する。
棗髭ヱ皇立亙 次に、線形予測分析の動作に入る。
自己相関係数Φ° から成る係数行列を持つ正規方程式
に対して、従来にない反復法で求解する。
前処理として、係数行列の要素Φ’k(k・0〜n−1
)は全PRに共通なデータのため係数メモリへ格納する
処理、反復法のため線形予測係数αjの初期値φ’Nj
=1〜n)をPE 2−jに格納する処理、線形予測係
数αj(j・1〜n)をPH3で抽出するため、PR構
成を翔千1個からより少ないn個にする処理、が必要で
あるが、その前処理は便宜上、除算機能の説明後、記述
する。以下、この前処理が終了したとして説明を進める
線形予測係数αjの近似解を求めるこの反復法は、第1
図に示すように、ステージlとステージ■からなり、こ
の対(1反復動作)を所定の打ち切り相対誤差以内にな
るまで繰返すことで求められる。ステージIは、処理3
−1−(イ):■は、処理3−11−(イ): 処理3−n−(ロ)=17φ゛0の2つから成り、方程
式のの変数αの肩の添え字は反復の順序数を表し、1反
復動作を1とし、ステージ■とステージ■はそれぞれ1
/2とする。ステージ■は変数αに1は1つ前のステー
ジ■の値を、変数αに2は直前のステージHの値から変
数αjを求め、次に、ステージ■では、変数αklは直
前のステージ■での値、変数αj2は1つ前のステージ
■での値を用いて変数αjを求める。
ここで、n=1 として、αj(j= 1〜7)はPH
2−jで求め、収束判定は、予め所定の反復回数を与え
ておく方法、で処理を進める。
第6図を用いて、処理3−1−(イ)におけるPH2−
1動作について説明する。
処理サイクル1では、係数メモリへαlの初期値を送信
する。処理サイクル2では、係数メモリから自己相関係
数Φ°1を受信し、右隣のPE2−2からα2の初期値
を受信する。処理サイクル3では、係数メモリへ処理サ
イクル2で受信したα2を送信し、演算は処理サイクル
2で受信した自己相関係数Φ゛1とα2とを乗算し、P
H2−2へ処理サイクル2で係数メモリから受信した自
己相関係数Φ”1を送信する。処理サイクル4では、係
数メモリからΦ゛2を受信し、線形予測係数α1の値か
ら処理サイクル3でもとめた演算結果を減算し、線形予
測係数α1を修正し、PH2−2からα3を受信する。
以下の命令シーケンスは、処理サイクル3と処理サイク
ル4とを単位として所定の反復回数(ここでは5回とし
ている)繰返す、この結果、処理3− I−’(ロ)を
施すことにより、1回目のステージICよるα1が求ま
る。ただし、処理3−1−(ロ)は除算であるので、説
明は後述する。
処理3−1におけるPE 2−1以外の動作について説
明する。
PE 2−K(K=2−n)では命令はPE2−1より
(k−1)処理サイクル遅れ、係数メモリが左隣のPH
2−(k−1)となり、右隣のPHがPg 2−(K+
1)になる以外はPE 2−1のi作と同一である。た
だし、PE 2−nの右隣はパスモード(後述)のPE
群(r’E 2−(n+1) 〜PE 2−(m+1)
)であるため、実質的には出力端子17である。また、
全PEへは、PH2−1と同一命令シーケンスが供給さ
れるが、PEの番号が増すごとに積和の回数が1ずつ減
少する。このため、PH2−(n+1)では左隣のPE
 2−nへ1処理サイクル置きにダミーとしての0を供
給すればよい、この結果、1回目のステージIによるα
j(j’= 1=n)が求まる。
ステージIの処理3−1−(イ)の動作を整理すると、
■ 左隣のPEへ自分自身のαを送信、■ 左隣のPH
から受信、右隣のPEから受信、■ 左隣のPEへ1処
理サイクル前で右隣のPEから受信したデータを送信、
演算はl処理サイクル前に受信した双方のデータの乗算
、右隣のP[!へは1処理サイクル前に左隣のPEから
受信したデータを送信、■ 左隣のPRから受信、演算
は線形予測係数αjにl処理サイクル前の乗算結果から
減算し、線形予測係数αjを修正、右隣のPHからの受
信、から成り、この■と■のモードを1単位として、所
定の反復回数だけ繰返す。
各データのPE間の転送方向に関しては、命令は1処理
サイクルずつ遅れて右方向、線形予測係数αjの初!I
JI値はl処理サイクルずつ遅れて左方向、自己相関係
数φ’ i (n=1〜n−1)は1処理サイクルずつ
遅れて右方向となる。
更に、第7図を用いて、ステージHの処理3−11−(
イ)の動作を説明する。
この動作は処理3−1−(イ)と演算は同一であるが、
直前のステージIの結果を初期値として、結線】5を介
しての命令と係数メモリ・結線18を介し−この自己相
関係数のスタート地点がPH2−n(ここではn=7)
となり、左方向へ1処理サイクルずつ遅れてシフトされ
て、線形予測係数αjは1処理サイクルずつ遅れて右方
向にシフトされる。この結果、処理3−n−(ロ)を施
すことにより、1回目のステージ■によるαj(j・1
〜n)が求まる。ただし、処理3−11−(ロ)は、除
算であるので、説明を後述する。
このようにステージ■とステージ■とを交互に、かつス
テージ■の結果をステージHの初期値として、ステージ
■の結果をステージ1の初期値として所定の反復回数繰
返すことにより、各PH2−jで線形予測係数αjが抽
出できる。
最終的に、各PEにある線形予測係数αjを、出力端子
17よりシーケンシャルに外部に出力する。
この動作は、自己相関処理での平均値処理での演算結果
を係数メモリへ格納する際のデータのPE間転送と類似
するため、説明を後述する。
以上の処理で、自己相関係数、線形予測係数が求まる。
共通的・付頒的几P 次に、これらの処理中での共通的あるいは付随的な処理
(除算機能、各I’Eでの中間結果の係数メモリへの書
込み、線形予測係数の前処理)の説明に入る。
除算は、各種方法で実現できるが、この発明では、除数
に対して逆数を求め、被除数と乗算することで求める。
逆数処理は、除数の浮動小数点の仮数部(0,5< Y
 < 1.0)の値)に対して2項定理(S −(1+
X)  = 1−X−’+X−”−X−3+X−4,、
)を適用(X=Y−1)  L、所定の精度が得られる
まで反& 処fl (S(Q”’= 1− X x 5
ca)、e’:反復co順序数>を行い、更に、その結
果Sの指数部から除数の指数部の値を引くことで、求ま
る。ただし、収束判定の方法は、線形予測分析での場合
と同一とし、所定の反復回数を前もって与えて置く方法
である。
自己相関処理での平均値処理である処理1−11を説明
する。
この処理は、自己相関係数の次数量とすれば、その積和
計算での積和の回数はN−i の逆数計算であり、PE
−(++1)で実行される。全pHiが同じ命令シーケ
ンスで動作するため、ここでは、PH2−i(+=0〜
和÷1)が逆数演算として必要とするN−(i−1)の
値は左隣のPH2−(i−1)で演算され、送信される
。さらに、PH2−4はN−(i−1)  と定数1と
で加算処理して、N−(i−2)を生成して右隣のPE
2−(++1)へ送信する手順をとる。ただし、差とな
る定数1は演算すべき価と同様に係数メモリからPE群
へ入力される。
第8図を用いて、処理1−Itの動作における第8図を
用いて、処理1−Itの動作におけるPE 2−1の動
作を説明する。
処理サイクル1では係数メモリから窓関数幅Nを受信す
る。処理サイクル2は係数メモリから定数1を受信し、
処理サイクル1で受信したデータNをレジスタR1に格
納する。処理サイクル3では、レジスタR1の内容から
処理サイクル2で受信した定数1を引く、処理サイクル
4では、処理サイクルlで受信したデータNの指数部を
レジスタR2へ格納し、処理サイクル3の演算結果N−
1を右隣のPE 2−2へ送信する。処理サイクル5で
は、係数メモリから定数1を受信し、処理サイクルlで
受信したデータNの仮数部をレジスタR3へ格納し、か
つ、処理サイクル2で受信した定数1をPE 2−2へ
送信する。処理サイクル6では、処理サイクル5で受信
した定数1をレジスタR1へ格納する。処理サイクルマ
で、レジスタ間処理、つまり、R1−R3処理し、その
結果をアキュムレータへ格納する。
処理サイクル8は、演算はアキュムレータの内容とレジ
スタR3の内容との積(Ac xR3と記す)を処理し
、その結果をアキュムレータへ格納し、処理サイクル5
で受信した定数1をPE 2−2へ送信する。
処理サイクル9では、演算はR1−Ac処理をし、その
結果をアキュムレータへ格納する。以下、処理サイクル
8から処理サイクル9までの2つの処理サイクルを単位
として所要精度が得られるまで繰返す、そして、処理サ
イクルにでアキュムレータの指数部からレジスタR2の
値を減算処理し、最終的、に逆数がアキュムレータに出
来、処理1−1で得られたΦi(i・1〜11)に乗算
すれば、平均値化まで処理した自己相関係数Φiが求ま
る。
処理1−ItにおけるPE 2−1以外の動作について
説明する。
PE 2−K(K=2−+n+1)では命令はPH2−
1より(K+1)処理サイクル遅れ、データの送信元が
係数メモリではなくて左隣のPE 2−(K+1)とな
り、データの送信先は右隣のPE 2−(K+1)にな
る以外はPH2−1の動作と同一である。ただし、PH
2−(m+1)の右隣は出力端子17である。
以上を整理すると、PEは■ 左隣のPEと受信のみ、
■ 左隣のPEと受信、演算はl処理サイクル前に受信
したデータをレジスタR1に格納、■ レジスタR1と
1処理サイクル前に受信したデータとの減算、■ レジ
スタR1の指数部をレジスタR2へ格納、右隣のPRへ
は1処理サイクル前の演算結果を送信、■ 左隣のPE
と受信、レジスタIllの仮数部をレジスタI13へ格
納、右PEへは3処理サイクル前に受信したデータを送
信、■ 演算は1処理サイクル前に受信したデータをレ
ジスタR1に格納、■ 演算はR1−R3処理し、結果
をアキュムレータへ格納、■ 演算はAcAR3とで乗
算し、結果をアキュムレータへ格納、右隣のPRへは3
処理サイクル前に受信したデータを送信、■ 演算はレ
ジスタR1とAcとを減算し、その結果をアキュムレー
タに格納、[相] 演算はAcとR3とで乗算し、結果
をアキュムレータへ格納、■ 演算はアキエムレータの
指数部とレジスタR2とを減算し、アキュムレータの指
数部へ格納、の11個のモードを持ち、モード■、[相
]を1単位として、所定の反復回数繰返す。
各データのPE間の転送方向に関してミ命令は3処理サ
イクルずつ遅れて右方向、逆数にすべきデータや定数も
3処理サイクルずつ遅れ・て右方向となり、一次元シス
トリック的な動作を実現する。
次に、自己相関での正規化処理である処理1−Illの
動作について説明する。
この処理は、処理1−ItにおけるPE!2−1で求め
た値P11(平均値化した自己相関係数Φ0で、音声デ
ータのパワーを表す)で、処理1−11で得られた各P
E 2− i (i・1〜顕+1)での平均値処理した
自己相関係数φ°(i・2〜m+1)を除算することで
あり、つまり、全PEにおいて同一の値で除算すること
であり、処理1−nでの定数1を定数0に置き換えるこ
とにより、処理t−nと同一のシーケンスとなる。この
ため、処理1−Illの説明は省略する。
次に、ディジタルフィルタ処理での除算機能を持つ処理
2−I[1を説明する。
この処理は、1/2(1−Φ1)で除算処理で代表でき
、平均値処理を施した自己相関係数Φ1を係数メモリか
ら読出し、全P[!へ供給し、そこで逆数処理を行うが
、自己相関処理での正規化である処理1−111にl!
!似しているため、省略する。
線形予測分析での除算機能である処理3−■−(ロ)お
よび処理3−11−(ロ)は処理1−r[Iと類似する
ため、省略する。
次に、処理]−111のためにPwを係数メモリへの書
き込み、PE内の線形予測係数αをシステム外への供給
等の処理が必要になるが、これらは、基本的には、特定
PHのパスモード、PE上のデータの収集、の2つの処
理から成る。
特定PEのパスモードは、PEの構成形態の変化時のよ
うに、動作させるPEと動作させないPEとに分ける際
、必要で、機能として、命令・データ等を通過させるの
みで、処理されず、そのSET・RESETの条件は、
制御部3からの結線16− i (i=1〜@41)に
より行われる。 PE上のデータの収集は、各PE上で
抽出されたα、φ゛ を出力端子17を介してシステム
、係数メモリへ書込む動作であるが、以下に詳細に説明
する。
第9図は、各PEで求まった自己相関係数Φ°を出力端
子17に出力する例(m・4)であり、命令は結線+6
− (+u l)を介してl’lE2−(m+1)から
入力され、左方向に転送される。PE 2−5の動作を
用いて説明する。
処理サイクル1では、前の処理で生成されたデータを右
隣のPE (ここでは出力端子17又は、パスモードに
SET されたPH2−6)へ送信する。処理サイクル
2では、左隣のP[!2−4からΦ°3を受信する。
処理サイクル3では、処理サイクル2で受信したデータ
Φ゛3を右隣のPEへ送信する。処理サイクル4では、
左隣のPH2−4からデータφ゛2を受信する。
処理サイクル5では、処理サイクル4で受信したデータ
φ′2を右隣のPEへ送信する。以下、同じように、左
隣のPEから受信する命令、右隣のPEへ送信する命令
、の2命令の対を繰り返す。
ここでのPHのモードは、3つ持ち、■ 既にPI!内
にSET されであるデータを右隣のPEへ転送、■ 
左隣のPEとの受信、■ l処理サイクル前に受信した
データを右隣のPRへ送信、である。
各データの112間の転送方向に関して、命令は1処理
サイクルずつ遅れて左方向、収集ずべきデー夕も1処理
サイクルずつ遅れて右方向となり、一次元シストリンク
的な動作を実現する。
PE上のデータの収集におけるPE 2−5以外のPE
の動作について説明する。
PE 2−1が左隣は係数メモリになる以外はどのPE
も同し命令のシーケンスであり、同一動作をする。
ただし、PEの番号が若番になるほど、通過するデータ
が少なくなるので、ダミーとしてのデータを多く扱うこ
とになる。
次に、線形予測分析での前処理を説明する。
係数行列の要素であるΦ゛を係数メモリへの書き込みは
、平均値処理を施した自己相関係数φ゛の係数メモリへ
の書き込みと同じ動作であり、各PEが保持しているφ
′iを左方向の隣接PRへシフトさせながら、結線14
、マルチプレクサ5を介して自己相関係数Φ’ i (
i−0〜m)を係数メモリへ格納する0反復法の初期値
設定の処理は、処理3−0− (イ)中、最初のシフト
で受信したデータをPE内に保持しておくことで実現で
きる。111!構成の変化は、PH2−(n+1)から
Pt! 2−(m+1)までをパスモードにセソトする
ことで実現できる。これらの手順は前述しであるので、
省略する。
「発明の効果」 以上説明したように、この発明は、 (a)処理を複数のPEに負荷分散し、並列化させるた
め、処理の高速化および並列化が図られ、実時間処理が
容品に可能となり、さらに、命令のシーケンスを変える
ことにより、多くの特徴を抽出可能となる、 (b) PHの並列化により、PEの性能条件がゆるま
り、演算器周りが簡素化する、かつ、PE群の外部゛ 
にメモリを一括して設けるため、PE内はメモリ管理が
不要で、より単純なアキュムレータ・レジスタの管理で
済む、更に、PE用の命令およびデータ等がシストリッ
ク的に動作するため、制御系が簡素化し、全体としてP
Eの構成が簡素化される、(c) PEは、演算を行な
わず、命令・データのみ、を通過させるスルーモードに
もなるため、論理的に一次元アレー構造は可変となり、
システム構成に融通性がある、 (d) (a)〜(c)より、PEの簡素化および高い
繰返し性のためLSI化に適する、 (e) LPG  (線形予測)分析での正規方程式に
対する反復法は、1反復動作を2つのステージに分解し
、そのステージ毎に新しいデータと旧いデー゛りを用い
、かつ、各ステージを交互に繰返すため、Gaus−5
eidel法並みに収束速度が速(、poir、t−J
acobi法並みに並列度が高く、かつ一次元アレープ
ロセッサに適する。
等の利点を持つ。
【図面の簡単な説明】
゛第1図は音声の特徴に関する理論式と計算式を示す図
、第2図はこの発明における処理手順の概略フローを示
す図、第3図はこの発明の方式の構成例を示すブロック
図、第4図は自己相関での処理図、第5図はディジタル
フィルタの処理図、第6図は線形予測分析でのステージ
■の処理図、第7図は線形予測分析でのステージHの処
理図、第8図は除算の処理図、第9図はPE上のデータ
収集の処理図である。 1・”゛ 會 、−NN’l?−口) 0  ψ  ト  の  ■ −−−・−、+J 巳 
、L  、巳  、巳 ”°゛□駅興都Y発≧ PCIJff)?V1(Oト   の  ■  91−
ド NrQ ++十 −へ  rLl  ?  −−−x  x  x  x
夕qP(もミ

Claims (2)

    【特許請求の範囲】
  1. (1)ディジタル化された音声データ、窓関数用定数デ
    ータ、ディジタルフィルタ用定数、データ演算の中間結
    果データと命令を書き込み・読出しするメモリと、 データの受信・演算・遅延・送信、命令の受信・解読・
    遅延・送信、の機能を持つ単位処理部(プロセッシング
    エレメント)を一次元アレー状に複数配置し、メモリと
    のインタフェースを持つ単位処理部群と、 メモリへの書き込み・読出し、単位処理部群への命令付
    与・構成制御・状態識別を行う制御部とから構成され、 上記制御部は音声データ、各定数データ、中間結果デー
    タおよび命令をそれぞれ一定の周期で単位処理部間で左
    右に転送させながら、すべての単位処理部が同一の命令
    シーケンスで動作することにより、音声の特徴を並列に
    抽出する処理手段をもつことを特徴とする音声特徴抽出
    方式。
  2. (2)上記処理手段は、 上記メモリから音声データと窓関数用定数データを単位
    処理部群に規則的に入力し、音声データ、窓関数用定数
    および命令を単位処理部間で転送させながら、窓関数処
    理と自己相関処理とを同時に行うことにより、自己相関
    係数(Φ_i、i=0〜m)を並列に算出する自己相関
    処理手段と、 その算出された自己相関係数Φi、ディジタルフィルタ
    用定数データと命令を規則的に単位処理部間で転送させ
    ながら、ディジタルフィルタを通した自己相関係数(Φ
    ′_i、i=0〜m)を並列に算出するディジタルフィ
    ルタ処理手段と、 その算出された自己相関係数Φ′_i、中間結果データ
    および命令を規則的に単位処理部間で転送させながら、
    線形予測係数(α_j、j=1〜n)を並列に算出する
    線形予測処理手段とよりなることを特徴とする特許請求
    の範囲第1項記載の音声特徴抽出方式。
JP59279987A 1984-12-28 1984-12-28 音声特徴抽出方式 Pending JPS61156300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59279987A JPS61156300A (ja) 1984-12-28 1984-12-28 音声特徴抽出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59279987A JPS61156300A (ja) 1984-12-28 1984-12-28 音声特徴抽出方式

Publications (1)

Publication Number Publication Date
JPS61156300A true JPS61156300A (ja) 1986-07-15

Family

ID=17618722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59279987A Pending JPS61156300A (ja) 1984-12-28 1984-12-28 音声特徴抽出方式

Country Status (1)

Country Link
JP (1) JPS61156300A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135263A (en) * 1980-03-24 1981-10-22 Nec Corp Real-time signal processor on multiprocessor system
JPS59146363A (ja) * 1983-02-10 1984-08-22 Matsushita Electric Ind Co Ltd 並列信号処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135263A (en) * 1980-03-24 1981-10-22 Nec Corp Real-time signal processor on multiprocessor system
JPS59146363A (ja) * 1983-02-10 1984-08-22 Matsushita Electric Ind Co Ltd 並列信号処理装置

Similar Documents

Publication Publication Date Title
US9792118B2 (en) Vector processing engines (VPEs) employing a tapped-delay line(s) for providing precision filter vector processing operations with reduced sample re-fetching and power consumption, and related vector processor systems and methods
US9684509B2 (en) Vector processing engines (VPEs) employing merging circuitry in data flow paths between execution units and vector data memory to provide in-flight merging of output vector data stored to vector data memory, and related vector processing instructions, systems, and methods
US9880845B2 (en) Vector processing engines (VPEs) employing format conversion circuitry in data flow paths between vector data memory and execution units to provide in-flight format-converting of input vector data to execution units for vector processing operations, and related vector processor systems and methods
US9977676B2 (en) Vector processing engines (VPEs) employing reordering circuitry in data flow paths between execution units and vector data memory to provide in-flight reordering of output vector data stored to vector data memory, and related vector processor systems and methods
JP4980834B2 (ja) 算術プロセッサ
US9619227B2 (en) Vector processing engines (VPEs) employing tapped-delay line(s) for providing precision correlation / covariance vector processing operations with reduced sample re-fetching and power consumption, and related vector processor systems and methods
TW201905768A (zh) 執行硬體中之矩陣乘法
Shieh et al. Word-based Montgomery modular multiplication algorithm for low-latency scalable architectures
US20150143076A1 (en) VECTOR PROCESSING ENGINES (VPEs) EMPLOYING DESPREADING CIRCUITRY IN DATA FLOW PATHS BETWEEN EXECUTION UNITS AND VECTOR DATA MEMORY TO PROVIDE IN-FLIGHT DESPREADING OF SPREAD-SPECTRUM SEQUENCES, AND RELATED VECTOR PROCESSING INSTRUCTIONS, SYSTEMS, AND METHODS
WO2021088563A1 (zh) 卷积运算电路、装置以及方法
JPS6125188B2 (ja)
US6993547B2 (en) Address generator for fast fourier transform processor
US6675286B1 (en) Multimedia instruction set for wide data paths
CN114503126A (zh) 矩阵运算电路、装置以及方法
JP3659320B2 (ja) 乗算モジュール、乗法逆元演算回路、乗法逆元演算制御方式、該乗法逆元演算を用いる装置、暗号装置、誤り訂正復号器
JPS61156300A (ja) 音声特徴抽出方式
US7607165B2 (en) Method and apparatus for multiplication and/or modular reduction processing
CN102231624B (zh) 面向向量处理器的浮点复数块fir的向量化实现方法
JPS62259169A (ja) デイジタル信号処理プロセツサ
CN101246468B (zh) 修改型离散余弦反转换方法
Schwemmlein et al. High performance modular arithmetic using an RNS based chipset
CN113625994A (zh) 一种数据处理方法和处理核
Parhami Systolic number radix converters
Gottlieb Lattice gauge theory on the Intel parallel scientific computer
Yeh A task scheduling algorithm for the parallel expression evaluation in a reconfigurable fully digit on-line network