JPS61154477A - Repeating analog-to-digital converter - Google Patents

Repeating analog-to-digital converter

Info

Publication number
JPS61154477A
JPS61154477A JP27388484A JP27388484A JPS61154477A JP S61154477 A JPS61154477 A JP S61154477A JP 27388484 A JP27388484 A JP 27388484A JP 27388484 A JP27388484 A JP 27388484A JP S61154477 A JPS61154477 A JP S61154477A
Authority
JP
Japan
Prior art keywords
comparator
reference voltage
signal
analog
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27388484A
Other languages
Japanese (ja)
Inventor
Junichi Kajiwara
梶原 純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP27388484A priority Critical patent/JPS61154477A/en
Publication of JPS61154477A publication Critical patent/JPS61154477A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE:To convert analog quantity to digital in a minute sampling time, by method wherein the analog quantity is compared with successively different voltage, wherein the comparison results are arranged to be memorized, and wherein a comparator and a shift register are used for the purpose of the comparison and memory. CONSTITUTION:Ultrasonic signal g is compared with reference voltage Vref by a comparator 6. The reference voltage Vref is obtained by D/A-converting the reference voltage programmed in a microcomputer 1, with a D/A converter 5. The output of the comparator 6 is directed to a shift register 8-3 for input, and is successively shifted to shift registers 8-2, 8-1. When clock pulse to the shift registers 8-1-8-3 comes to a specified quantity, the contents of the shift registers 8-1-8-3 are read by the microcomputer 1. Said action takes place with each different reference value Vref.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、同一波形が繰返して現れる超音波波形等のア
ナログ量をディジタル量に変換する繰返しアナログ波形
のディジタル変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a digital conversion device for a repetitive analog waveform, which converts an analog quantity, such as an ultrasonic waveform in which the same waveform appears repeatedly, into a digital quantity.

〔発明の背景〕[Background of the invention]

コンピュータでは、入力されたアナログ値をディジタル
値に変換し、変換したディジタル値をメモリに収納して
おき、必要時にこれをとり出して所要の演算に使用する
動作が行なわれる。一般に、アナログ値をディジタル値
に変換するには、積分型、逐次比較型等の周知のA/D
変換器が使用される。以下、このよ5なA/D変換器を
用いた構成を第4図により説明する。
A computer converts an input analog value into a digital value, stores the converted digital value in a memory, and retrieves it when necessary to use it for a required calculation. Generally, to convert an analog value into a digital value, a well-known A/D such as an integral type or a successive approximation type is used.
A converter is used. Hereinafter, a configuration using such five A/D converters will be explained with reference to FIG.

第4図はマイクロコンピュータおよびその周辺装置のブ
ロック図である。図で、1はCPU、ROM、RAM、
入出力装置等で構成されるマイクロコンピュータ、2は
A/D変換器、3は複数の入力信号の1つを選択して出
力するマルチプレクサである。
FIG. 4 is a block diagram of a microcomputer and its peripheral devices. In the figure, 1 is the CPU, ROM, RAM,
2 is an A/D converter, and 3 is a multiplexer that selects and outputs one of a plurality of input signals.

マルチプレクサ3には種々のアナログ信号αl。The multiplexer 3 receives various analog signals αl.

α2、α3・・・・・・・・・α、が入力される。マイ
クロコンピュータ1はこれらアナログ信号のうちの所定
の信号を選択して入力するため、マルチプレクサ3に対
して切換指令信号Sを出力し、マルチプレクサ3はこの
信号Iに応じて切換えられ、選択された所定のアナログ
信号(この信号をαで表わす)をA/D変換器2に出力
する。次いで、マイクロコンピュータ1はA/D変換器
2に対して変換指令信号C1を出力し、A/D変換器2
はこの信号に応じてアナログ信号αをこれに相当するデ
ィジタル信号dに変換する動作を開始する。A/D変換
器2は、その変換動作によりディジタル信号dが確定す
るとマイクロコンピュータ1に対して変換終了信号C2
を出力する。マイクロコンピュータ1は信号C2に応じ
てA/D変換器2から変換されたディジタル信号dを読
み取り、これをRAM等の所定のメモリに収納する。
α2, α3, . . . α, are input. In order to select and input a predetermined signal from among these analog signals, the microcomputer 1 outputs a switching command signal S to the multiplexer 3, and the multiplexer 3 is switched according to this signal I to input the selected predetermined signal. An analog signal (this signal is represented by α) is output to the A/D converter 2. Next, the microcomputer 1 outputs a conversion command signal C1 to the A/D converter 2, and the A/D converter 2
In response to this signal, starts the operation of converting the analog signal α into the corresponding digital signal d. When the digital signal d is determined by the conversion operation, the A/D converter 2 sends a conversion completion signal C2 to the microcomputer 1.
Output. The microcomputer 1 reads the digital signal d converted from the A/D converter 2 in response to the signal C2, and stores it in a predetermined memory such as a RAM.

第5図はアナログ信号αの波形図であるう図で、横軸に
は時間Tが、縦軸には電圧■がとっであるっA/D変換
器2はこのようなアナログ信号αをディジタル信号dに
変換するものであり、その変換のサンブリ・ング周期が
ΔTで示されている。そして、このサンプリング周期Δ
TはA/D変換器2自体の変換速度およびマイクロコン
ピュータ1の信号の処理速度により決定され、これをさ
らに短縮して高速処理を行なうことはできない。
Figure 5 is a waveform diagram of the analog signal α, where the horizontal axis represents time T and the vertical axis represents voltage. The sampling period of the conversion is indicated by ΔT. And this sampling period Δ
T is determined by the conversion speed of the A/D converter 2 itself and the signal processing speed of the microcomputer 1, and cannot be further shortened to perform high-speed processing.

これに対して、A/D変換器2とRAMを直結し、基本
クロック信号に基づいてA/D変換を行な5手段が検討
されている。この手段によると、マイクロコンピュータ
1のCPUを介さず、変換されたデータを直接RAMに
記録するので、サンプリング周期ΔTを大幅に短縮する
ことができる。
In contrast, five means have been studied in which the A/D converter 2 and the RAM are directly connected and A/D conversion is performed based on a basic clock signal. According to this means, since the converted data is directly recorded in the RAM without going through the CPU of the microcomputer 1, the sampling period ΔT can be significantly shortened.

しかしながら、このような手段を採用しても、変換速度
はA/D変換器2自体の変換速度およびRAMの書込み
速度により決定され、さらに高速の変換は望めないっ ところで、従来においては、すべてのアナログ信号、即
ち、連続した信号、不連続の信号、規則性をもった信号
、不規則な信号等に対して一律に上記A/D変換手段が
採用され、アナ、ログ信号の特殊性については全く考慮
されていなかった。したがって、いかなるアナログ信号
のA/D変換においても、その変換速度は上記の制約を
免れることはできず、その結果、サンプリング時間が長
くなり、粗いサンプリングにならざるを得ないという欠
点を生じていた。
However, even if such means are adopted, the conversion speed is determined by the conversion speed of the A/D converter 2 itself and the writing speed of the RAM, and even higher conversion speeds cannot be expected. The above A/D conversion means is uniformly adopted for analog signals, that is, continuous signals, discontinuous signals, regular signals, irregular signals, etc., and the special characteristics of analog and log signals are It wasn't considered at all. Therefore, in A/D conversion of any analog signal, the conversion speed cannot escape from the above-mentioned restrictions, resulting in a disadvantage that the sampling time becomes long and coarse sampling is inevitable. .

〔発明の目的〕[Purpose of the invention]

本発明の目的は、アナログ信号のうち、特に、超音波信
号等の繰返し波形を有するアナログ信号について、前述
の制約に拘束されることなく、より細かいサンプリング
時間でディジタル変換することができる繰返しアナログ
波形のディジタル変換装置を提供するにある。
An object of the present invention is to convert analog signals, especially analog signals having repetitive waveforms such as ultrasonic signals, into digital signals with a finer sampling time without being constrained by the above-mentioned restrictions. Our goal is to provide digital conversion equipment.

〔発明の概要〕[Summary of the invention]

上記の目的を達成するため、本発明は、変換対象となる
アナログ信号を比較器に入力し、これをある基準値と比
較し、クロックパルスにより比較器で比較された結果を
順次シフトレジスタに入力し、クロックパルスが所定の
数に達したときシフトレジスタの内容を読み取り、この
ような手段を他の異なる基準値毎に行なうことを特徴と
する。
In order to achieve the above object, the present invention inputs an analog signal to be converted into a comparator, compares it with a certain reference value, and sequentially inputs the results of the comparison by the comparator into a shift register using a clock pulse. The present invention is characterized in that the contents of the shift register are read when the clock pulse reaches a predetermined number, and such means are performed for each other different reference value.

〔発明の実施例〕[Embodiments of the invention]

以下1本発明を図示の実施例に基づいて説明する。 The present invention will be explained below based on the illustrated embodiments.

第1図は本発明の実施例に係るディジタル変換装置のブ
ロック図である。図で、1はマイクロコンピュータ、5
はマイクロコンピュータ1にプログラムされた基準電圧
(この基準電圧については後述する)をアナログ量の基
準電圧■rgf  に変換するD/A変換器、6は一方
の端子に基準電圧■rJ  を、又、他方の端子に超音
波信号!を入力して両者を比較する比較器である。比較
器6の出力信号−は超音波信号ダが基準電圧■rgf 
以上であるとき高レベル「1」となり、基準電圧vr、
f未満のとき低レベルrOJとなる。7はマイクロコン
ピュータ1の発振指令信号すにより駆動される発振装置
、8−1 、8−2 、8−3は比較器6へ出力信号−
を順次記憶してゆ(シフトレジスタである。
FIG. 1 is a block diagram of a digital conversion device according to an embodiment of the present invention. In the figure, 1 is a microcomputer, 5
6 is a D/A converter that converts a reference voltage programmed in the microcomputer 1 (this reference voltage will be described later) into an analog reference voltage rgf, and 6 has a reference voltage rJ at one terminal; Ultrasonic signal on the other terminal! This is a comparator that inputs and compares the two. The output signal of the comparator 6 is the ultrasonic signal da which is the reference voltage rgf.
or more, the high level becomes "1", and the reference voltage vr,
When it is less than f, it becomes a low level rOJ. 7 is an oscillation device driven by an oscillation command signal from the microcomputer 1; 8-1, 8-2, and 8-3 are output signals to the comparator 6;
are sequentially stored in a shift register.

ここで、本実施例の動作を説明するに先立ち、超音波信
号!およびこの超音波信号1をディジタル変換する本実
施例の原理な説明する。
Before explaining the operation of this embodiment, let us first explain the ultrasonic signal! The principle of this embodiment for digitally converting the ultrasonic signal 1 will be explained.

第2図は超音波の受信波形図の1例である。図で、横軸
には時間tが、縦軸には電圧Vがとっである。放射され
た超音波は物体等に反射し、エコ−パルスに基づき、所
要の判断がなされる。図のPlは送信パルスs Pl 
+ Plはエコーパルスであり、これらは前記判断にと
って有効なパルスである。これらのエコーパルスは周期
t′をもって繰返して現われる。これらパルスのうち最
も大きな送信パルスPlの大きさについては、その値が
判っている。
FIG. 2 is an example of a received ultrasound waveform diagram. In the figure, the horizontal axis represents time t, and the vertical axis represents voltage V. The emitted ultrasonic waves are reflected by objects, etc., and necessary judgments are made based on the echo pulses. Pl in the figure is the transmission pulse s Pl
+Pl are echo pulses, and these are the pulses that are valid for the above judgment. These echo pulses appear repeatedly with a period t'. The value of the magnitude of the largest transmission pulse Pl among these pulses is known.

第3図は第2図に示す受信波形の一部の拡大図であり、
この図により本実施例の動作を説明する。
FIG. 3 is an enlarged view of a part of the received waveform shown in FIG.
The operation of this embodiment will be explained with reference to this diagram.

今、ある電圧■rtftを基準電圧として設定し、サン
プリング周期Δを毎に受信電圧を基準電圧vrgfiと
比較してゆく。この比較は、受信波の繰返し周期iI内
の適宜の期間実行される。次の繰返し周期においては、
基準電圧を前回の基準電圧vrgfs  より低い電圧
V  とし、同様の比較を行なう。こgfz のように、順次、受信波を基準電圧■rgfs〜■ア1
f5と比較し、受信波が基準電圧vrtf 以上である
場合を「1」、基準電圧■rgf 未満である場合を「
O」としてとり出すと、有効なパルスP 1 * Pl
 *P3の電圧の大きさ、送信パルスP1に対するエコ
ーパルスP2 y Plの発生時間間隔を把握すること
ができる。第3図に示す波形に対して上記の比較を行な
った結果をまとめると次表のようにな上記の表により、
時間t1で電圧V□f2のパルスP1が発生し、時間t
iで電圧vref4 のパルスP2が発生し、さらK、
時間t゛で電圧vrtfs のパルスP3が発生してい
ると判断することができる。各基準電圧V□f の間隔
を細かく設定することにより、各パルスのより正確な電
圧が得られるのは明らかである。そして、各基準電圧V
□f。
Now, a certain voltage ■rtft is set as a reference voltage, and the received voltage is compared with the reference voltage vrgfi every sampling period Δ. This comparison is performed for an appropriate period within the repetition period iI of the received waves. In the next repetition period,
A similar comparison is made by setting the reference voltage to a voltage V that is lower than the previous reference voltage vrgfs. As shown in this gfz, the received waves are sequentially converted to the reference voltage ■rgfs~■A1
Compared with f5, if the received wave is equal to or higher than the reference voltage vrtf, it is "1", and if it is less than the reference voltage ■rgf, it is "1".
O”, the effective pulse P 1 * Pl
*It is possible to grasp the magnitude of the voltage of P3 and the generation time interval of the echo pulse P2 y Pl with respect to the transmission pulse P1. The results of the above comparisons for the waveforms shown in Figure 3 are summarized as shown in the following table. According to the above table,
At time t1, pulse P1 of voltage V□f2 is generated, and at time t
A pulse P2 of voltage vref4 is generated at i, and then K,
It can be determined that a pulse P3 of voltage vrtfs is generated at time t'. It is clear that by setting the intervals of each reference voltage V□f more precisely, a more accurate voltage of each pulse can be obtained. And each reference voltage V
□f.

値は最初から判明しているのであるから、比較の結果が
はじめてrlJになったとき、直ちに七のパルスのディ
ジタル値が得られることになる。本実施例では、上記の
比較およびその比較の結果の蓄積を高速作動可能で安価
な比較器およびシフトレジスタを用いて実行するもので
ある。
Since the value is known from the beginning, when the comparison result is rlJ for the first time, the digital value of the 7th pulse is immediately obtained. In this embodiment, the above comparison and accumulation of the results of the comparison are performed using a comparator and a shift register that can operate at high speed and are inexpensive.

ここで、第1図に示す本実施例の動作を第3図にしたが
って説明する。まず1.マイクロコンピュータ1は、基
準電圧■rgfx  をディジタル信号として出力し、
D/A変換器5はこれをアナログ信号に変換して比較器
6の負側の端子に入力する。同時に、マイクロコンピュ
ータlは発振指令信号すにより発振装置7を作動状態と
するが、発信装置7からはクロック信号Cは出力されな
い。今、超音波受信波1が比較器6の正側端子に入力さ
れると、比較器6では直ちに基準電圧■raflとの比
較が行なわれる。一方、信号ダは発振装置7に入力され
、パルスPlが入力されたとき、これをトリガ信号とし
て、はじめてクロックパルスCが出力される。ここで、
パルスP、をトリガ信号とするには、エコーパルスと区
別する必要があるが、この区別は、パルスP1がエコー
パルスより必ず犬きいことから、信号fを適宜の設定値
と比較する比較器を別途設けることにより可能となる。
Here, the operation of this embodiment shown in FIG. 1 will be explained with reference to FIG. 3. First 1. The microcomputer 1 outputs the reference voltage ■rgfx as a digital signal,
The D/A converter 5 converts this into an analog signal and inputs it to the negative terminal of the comparator 6. At the same time, the microcomputer 1 activates the oscillation device 7 with an oscillation command signal, but the clock signal C is not output from the oscillation device 7. Now, when the received ultrasonic wave 1 is input to the positive terminal of the comparator 6, the comparator 6 immediately compares it with the reference voltage rafl. On the other hand, the signal Da is input to the oscillation device 7, and when the pulse Pl is input, the clock pulse C is output for the first time using this as a trigger signal. here,
In order to use the pulse P as a trigger signal, it is necessary to distinguish it from the echo pulse, but this distinction requires a comparator to compare the signal f with an appropriate setting value, since the pulse P1 is always much louder than the echo pulse. This is possible by providing it separately.

クロックパルスCの出力により、シフトレジスタは1つ
シフトされる。比較器6でパルスPlが基準電圧V□ハ
と比較された結果、パルスPlの値は基準電圧V  未
満であるので、比較器6の出力信gfi 号−はrOJであり、シフトレジスタ8−3の最初のレ
ジスタにはrOJが記憶される。クロックパルスCの発
振周期は前述のサンプリング周期Δtに設定されており
、したがって、時間Δを毎に信号fが基準電圧vraf
s  と比較され、その結果が順次シフトレジスタ8−
1〜8−3に記憶されてゆく。
The output of clock pulse C causes the shift register to be shifted by one. As a result of comparing the pulse Pl with the reference voltage V□c in the comparator 6, the value of the pulse Pl is less than the reference voltage V, so the output signal gfi of the comparator 6 is rOJ, and the shift register 8-3 rOJ is stored in the first register of . The oscillation period of the clock pulse C is set to the above-mentioned sampling period Δt, so that the signal f changes to the reference voltage vraf every time Δ.
s and the results are sequentially transferred to shift register 8-
1 to 8-3.

発振装置7には図示されていないカウンタが備えられて
おり、出力されるクロックパルスCをカウントしている
。このカウンタには、前述のように、信号1の繰返し周
期t′内の所定の期間を定める数ルが設定されている。
The oscillator 7 is equipped with a counter (not shown) and counts the clock pulses C that are output. As described above, this counter is set with a number that defines a predetermined period within the repetition period t' of the signal 1.

ここで、当該所定の期間は、サンプリング周期Δtと数
ルの積Δt−ルで決定されるものであり、上記表中の時
間tユがこれに相当する。そして、発振装置7から出力
されるクロックパルスCがカウンタに設定された数ルに
達すると、発振装置7からコンピュータ1に対してカウ
ンタオーバーフロー信号fが出力される。この信号fK
よりクロックパルスCの出力が停止される。なお、カウ
ンタは、次の送信パルスPlが入力されたときクリヤさ
れた後、直ちに新らだなカウントが開始される。この場
合の送信パルスP1とエコーパルスとの区別の手段はさ
きに述べた手段が用いられる。一方、マイクロコンピュ
ータ1は信号fの入力により、シフトレジスタ8−1〜
8−3に記憶されたすべての値を読み取り、これをFt
AM等に記憶する。このときのシフトレジスタに記憶さ
れている値は、前記衣の基準電圧■  の欄に示される
ようにすべて「0」でefi ある。
Here, the predetermined period is determined by the product Δt-r of the sampling period Δt and the number t, and the time t in the above table corresponds to this. When the clock pulse C output from the oscillation device 7 reaches the number set in the counter, the oscillation device 7 outputs a counter overflow signal f to the computer 1. This signal fK
The output of the clock pulse C is then stopped. Note that, after the counter is cleared when the next transmission pulse Pl is input, a new count is immediately started. In this case, the means described above is used to distinguish between the transmission pulse P1 and the echo pulse. On the other hand, the microcomputer 1 inputs the signal f to shift registers 8-1 to 8-1.
Read all the values stored in 8-3 and send this to Ft
Store in AM etc. The values stored in the shift register at this time are all "0", as shown in the column of the reference voltage (2) above, efi.

マイクロコンピュータ1は、上述のようにシフトレジス
タの値を読み取るとともに、D/A変換器5に新らたな
基準電圧V  を出力し、 D/At”gf2 変換器5はこれに相当するアナログ量の基準電圧■re
f2 を比較器6に与える。比較器6の正側端子に人力
される信号fが次の繰返し周期に入ると、再びパルスP
IKより発振装置からクロックパルスCが出力され、一
方、信号lは基準電圧Vref2と比較されてゆ(。以
下、上記と同様の動作により、所定の期間ΔimBが経
過すると、上記表の基準電圧Vrgfz の欄に示した
ように、値「1000・・・・・・・・・・・・0」が
得られる。このような動作が基準電圧Vrgfs によ
る比較、記憶終了まで続けられる。
The microcomputer 1 reads the value of the shift register as described above, and outputs a new reference voltage V to the D/A converter 5, and the D/At''gf2 converter 5 converts the analog value corresponding to this. Reference voltage ■re
f2 is given to the comparator 6. When the signal f inputted to the positive terminal of the comparator 6 enters the next repetition period, the pulse P is generated again.
A clock pulse C is output from the oscillation device from the IK, and the signal l is compared with the reference voltage Vref2. As shown in the column, the value "1000...0" is obtained.Such operation is continued until the comparison using the reference voltage Vrgfs and storage are completed.

このように1本実施例では、超音波受信波を順次異なる
基準電圧と比較してその結果を記憶するようにし、この
比較、記憶に応答速度の速い比較器およびシフト速度の
速いシフトレジスタを使用したので1通常のA/D変換
器より細かいサンプリング時間で超音波受信波をディジ
タル変換することができる。
In this way, in this embodiment, the received ultrasonic waves are sequentially compared with different reference voltages and the results are stored, and a comparator with a fast response speed and a shift register with a fast shift speed are used for this comparison and storage. Therefore, it is possible to digitally convert received ultrasonic waves with a finer sampling time than a normal A/D converter.

なお、上記実施例の説明では、超音波受信波のディジタ
ル変換について説明したがこれに限ることはなく、繰返
して同一波形が現れるアナログ量の変換に適用できるこ
とは明らかである。又、上記実施例では5つの基準電圧
について説明したが、これは説明の便宜上用いたもので
あり、実際は多数の基準電圧と比較することにより分解
能を高めるようにするものである。
In the description of the above embodiments, the digital conversion of received ultrasonic waves has been described, but the present invention is not limited to this, and it is obvious that the present invention can be applied to conversion of analog quantities in which the same waveform appears repeatedly. Further, in the above embodiment, five reference voltages have been described, but these are used for convenience of explanation, and in reality, the resolution is improved by comparing with a large number of reference voltages.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、本発明では、繰返して同一波形が現
れるアナログ量を順次異なる基準電圧と比較し、比較の
結果を記憶するようにし、この比較、記憶に比較器およ
びシフトレジスタを用いたので、当該アナログ量をより
細かいサンプリング時間でディジタル変換することがで
きる。
As described above, in the present invention, analog quantities in which the same waveform appears repeatedly are compared with different reference voltages sequentially, and the comparison results are stored, and a comparator and a shift register are used for this comparison and storage. , the analog quantity can be converted into digital data with a finer sampling time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係るディジタル変換装置のブ
ロック図、第2図および第3図は超音波信号の受信波形
図、第4図はマイクロコンピュータおよびその周辺装置
のブロック図、第5図はアナログ信号の波形図である。 1・・・・・・マイクロコンピュータ、5・・・・・・
D/A変換器、6・・・・・・比較器、7・・・・・・
発振装置、8−1゜8−2.8−3・・・・・・シフト
レジスタ。 第1図 第2図 第3図 八t
FIG. 1 is a block diagram of a digital conversion device according to an embodiment of the present invention, FIGS. 2 and 3 are reception waveform diagrams of ultrasonic signals, FIG. 4 is a block diagram of a microcomputer and its peripheral devices, and FIG. The figure is a waveform diagram of an analog signal. 1...Microcomputer, 5...
D/A converter, 6... Comparator, 7...
Oscillator, 8-1゜8-2.8-3...shift register. Figure 1 Figure 2 Figure 3 Figure 8

Claims (1)

【特許請求の範囲】[Claims] アナログ値を入力する第1の入力端および基準値を入力
する第2の入力端を有し前記アナログ値を前記基準値と
比較する比較器と、前記第2の入力端に順次異なる基準
値を出力する基準値設定手段と、クロックパルスにより
前記比較器の出力を順次シフトしてゆくシフトレジスタ
と、前記クロックパルスが所定数に達したとき前記シフ
トレジスタの内容を読取る読取り手段とを備えたことを
特徴とする繰返しアナログ波形のディジタル変換装置
a comparator that has a first input terminal for inputting an analog value and a second input terminal for inputting a reference value, and for comparing the analog value with the reference value; and a comparator for sequentially inputting different reference values to the second input terminal. A reference value setting means for outputting, a shift register for sequentially shifting the output of the comparator in response to a clock pulse, and a reading means for reading the contents of the shift register when the clock pulse reaches a predetermined number. A repeating analog waveform digital conversion device featuring
JP27388484A 1984-12-27 1984-12-27 Repeating analog-to-digital converter Pending JPS61154477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27388484A JPS61154477A (en) 1984-12-27 1984-12-27 Repeating analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27388484A JPS61154477A (en) 1984-12-27 1984-12-27 Repeating analog-to-digital converter

Publications (1)

Publication Number Publication Date
JPS61154477A true JPS61154477A (en) 1986-07-14

Family

ID=17533912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27388484A Pending JPS61154477A (en) 1984-12-27 1984-12-27 Repeating analog-to-digital converter

Country Status (1)

Country Link
JP (1) JPS61154477A (en)

Similar Documents

Publication Publication Date Title
US4243974A (en) Wide dynamic range analog to digital converter
US3582947A (en) Integrating ramp analog to digital converter
US4165508A (en) Method and apparatus for detecting a peak value of an analog signal
CA2231274A1 (en) Ultrasonic testing (ut) system
US4223404A (en) Apparatus for recycling complete cycles of a stored periodic signal
JPS61154477A (en) Repeating analog-to-digital converter
US6803868B2 (en) Method and apparatus of producing a digital depiction of a signal
US5837899A (en) Ultrasonic testing (UT) system having improved signal processing
US4963885A (en) Thermal head printer
US4346480A (en) Frequency identification circuit
US3643169A (en) Waveform sensing and tracking system
US4403225A (en) Multistylus recording system
EP0075681B1 (en) Real-time ordinal-value filter utilizing reference-function comparison
US3538505A (en) Waveform measuring system and method
SU1536302A1 (en) Ultrasonic flaw detector
US4595908A (en) Circuit using slow sampling rate A-D converter which provides high sampling rate resolution
SU1674364A1 (en) Analog-to-digital converter
SU1610279A1 (en) Digital recorder of recurrent signals
SU832754A1 (en) Device for transmitting digital multichannel information
JPS6229965Y2 (en)
SU824431A1 (en) Analogue-digital converter
SU1739481A1 (en) Apparatus for preliminary filtering of input signals of narrow-band digital filters
SU1091331A1 (en) Analog-to-digital converter
SU1599892A1 (en) Device for recording/playback of analog signals
SU1169173A1 (en) Device for translating serial code to parallel code