JPS61151423U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係る可変遅延線の一実施例を
応用例とともに示す回路図、第２図は本考案の他
の実施例を応用例とともに示す回路図である。 ＤＬ_１，ＤＬ_３……第１の可変遅延線素子、Ｄ
Ｌ_２，ＤＬ_４……第２の可変線遅延線素子、ＤＬ
_５……固定遅延線素子、１，５……固定接点、２
，３，４，６……可動接点、Ｐ_１，Ｐ_５……入力
端（他端）、Ｐ_２，Ｐ_６……一端、Ｐ_４，Ｐ_８…
…他端。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 複数の固定接点およびこれらを切り換える
   可動接点を有する第１の可変遅延素子と、 前記固定接点の切り換えで得られる遅延時間ス
   テツプと異なる遅延時間ステツプで形成された複
   数の固定接点およびこれらの固定接点を切り換え
   る可動接点とを有し、前記第１の可変遅延線素子
   の一端に継続接続された第２の可変遅延線素子と
   、を具備する可変遅延線であつて、 前記第１の可変遅延線素子の他端を入力端とし
   かつ前記第２の可変遅延線素子の他端を終端する
   とともに、 前記第１の可変遅延線素子の可動接点からの信
   号出力と、前記第２の可変遅延線素子の可動接点
   からの信号出力との遅延時間差信号を出力するよ
   うに構成されたことを特徴とする可変遅延線。 (2) 遅延時間差信号が、第１および第２の可変
   遅延線素子の可動接点に接続された電子的切り換
   え手段にて切り換え出力されるよう構成されてな
   る実用新案登録請求の範囲第１項記載の可変遅延
   線。 (3) 第２の可変遅延線素子が、固定遅延線素子
   を介して第１の可変遅延線素子に縦続接続されて
   なる実用新案登録請求の範囲第１項もくしは第２
   項記載の可変遅延線。