JPS61150520A - Resetting device - Google Patents
Resetting deviceInfo
- Publication number
- JPS61150520A JPS61150520A JP27556184A JP27556184A JPS61150520A JP S61150520 A JPS61150520 A JP S61150520A JP 27556184 A JP27556184 A JP 27556184A JP 27556184 A JP27556184 A JP 27556184A JP S61150520 A JPS61150520 A JP S61150520A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- central control
- power
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は制御装置に詔ける中央制御部を手動にてリセッ
トするリセット装置に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a reset device for manually resetting a central control unit that can control a control device.
（ロ）従来の技術
従来、制御装置における中央制御部を、電源投入時にリ
セットするように、パワーオンリセット回路を中央制御
部に連繋して設けている（たとえば実公昭５１３−４３
３１７号公報参照）。(B) Conventional technology Conventionally, a power-on reset circuit has been provided in conjunction with the central control section of a control device so as to reset the central control section when the power is turned on (for example, Utility Model Publication No. 513-43
(See Publication No. 317).
このパワーオンリセット回路は、たとえば直流定電圧が
印加される抵抗及びコンデンサの直列回路と、そのコン
デンサ電圧が入力され、シュミット特性を持つインバー
タとにより構成され、このインバータの出力が中央制御
部のリセット信号となるものである。This power-on reset circuit is composed of, for example, a series circuit of a resistor and a capacitor to which a constant DC voltage is applied, and an inverter having Schmitt characteristics to which the capacitor voltage is input, and the output of this inverter is used to reset the central control unit. It serves as a signal.
また中央制御部を任意の時点でリセットできるように、
制御装置にリセットスイッチを設けている。このリセッ
トスイッチは、パワーオンリセット回路のコンデンサの
両端間に設けられ、制御装置におけるその設置位置は、
誤操作を防止するため、制御装置の裏面等番こ設けられ
ている。このためリセットスイッチの操作性かきわめて
悪い欠点がある。Also, the central control unit can be reset at any time.
The control device is equipped with a reset switch. This reset switch is installed between both ends of the capacitor of the power-on reset circuit, and its installation position in the control device is as follows:
To prevent erroneous operation, a number is provided on the back of the control device. For this reason, there is a drawback that the operability of the reset switch is extremely poor.
（ハ）発明が解決しようとする問題点
本発明はかかる点に鑑み発明されたものにして、操作ス
イッチの通常の操作によっては、誤ったリセット操作が
なされず、リセット操艇類たいときには、簡単にリセッ
ト操作を行うことができるリセット装置を提供すること
を目的とする。(c) Problems to be Solved by the Invention The present invention has been invented in view of the above points, and the purpose of the present invention is to prevent erroneous reset operations from being performed by normal operation of the operation switch, and to easily reset the boat when a reset operation is desired. An object of the present invention is to provide a reset device that can perform a reset operation.
に）問題点を解決するための手段
本発明は、操作スイッチの通常の操作においては、夫々
個別の操作指令のために使用される２個以上の操作スイ
ｉチが全て同時に閉路されることを検知する論理回路を
、中央制御部のパワーオンリセット回路に関連して設け
、論理回路の検出信号に基ずき、パワーオンリセット回
路を介して中央制御部をリセットするものである。B) Means for Solving the Problems The present invention provides that, in normal operation of the operating switches, two or more operating switches used for respective individual operating commands are all closed at the same time. A detecting logic circuit is provided in association with a power-on reset circuit of the central control section, and the central control section is reset via the power-on reset circuit based on a detection signal of the logic circuit.
（ホ）作用
前記手段において、２個以上の操作スイ・ヲチが全て同
時に閉路されると、論理回路がこの同時閉路状態を検出
してその検出信号に基ずき、パワーオンリセット回路を
介して、中央制御部をリセ・ン卜する。このため、中央
制御部の手動によるリセット操作は、操作スイッチによ
りなされることになり、その操作性が従来装置に比し向
上する。(e) Operation In the above means, when two or more operating switches are all closed at the same time, the logic circuit detects this simultaneous closed state and based on the detection signal, the power-on reset circuit is activated. , reset the central control unit. Therefore, the manual reset operation of the central control section is performed using an operation switch, and the operability thereof is improved compared to conventional devices.
（へ）実施例 本発明の一実施例を図面に基いて説明する。(f) Example An embodiment of the present invention will be described based on the drawings.
第１図はリセット装置のブロック図である。この図面に
おいて、（１）は中央制御部にして、複数の操作スイッ
チ（２）の択一的閉路操作により、単−又は複数の負荷
を制御するものである。この中央制御部（１）は、電源
投入時にパワーオンリセット回路（３）からのリセット
信号が入力されるリセット端子を有する。FIG. 1 is a block diagram of a reset device. In this figure, (1) is a central control unit which controls one or more loads by selectively closing a plurality of operation switches (2). This central control unit (1) has a reset terminal to which a reset signal from a power-on reset circuit (3) is input when the power is turned on.
（４）は論理回路にして、夫々個別の操作指令のために
使用される複数の操作スイッチ（２）が同時に閉路され
ることを検知するものであり、この検知信号はパワーオ
ンリセット回路（３）に印加されて、中央制御部（１）
をリセットする。(4) is a logic circuit that detects when multiple operation switches (2) used for individual operation commands are closed at the same time, and this detection signal is sent to the power-on reset circuit (3). ) is applied to the central control unit (1).
Reset.
パワーオンリセット回路（３１は、第２図に示すように
、直流定電圧端子（５）に接続される抵抗（６）及びコ
ンデンサ（７）の直列回路（８）と、そのコンデンサ電
エヵ、印加、ｔ、、、や。アカ。グ値やｆ ’） ｐ
／Ｉ／童するためのシｌミツト特性を有するインバータ
（９）と、コンデンサ（７）の充電電荷の放電用ダイオ
ード（ｉｏ）と、により構成され、インバータ（９）の
出力が中央制御部（１）のリセット端子に入力されて中
央制御部（ＩＩをリセットする。このパワーオンリセッ
ト回路（３）は電源投入時に中央制御部（１）をイニシ
ャルリセットするものである。尚、第１図中、破線で示
すスイッチαＤは、従来の手動によるリセ・・トスイッ
チである。As shown in FIG. 2, the power-on reset circuit (31 is a series circuit (8) of a resistor (6) and a capacitor (7) connected to a DC constant voltage terminal (5), Application, t,..., red, g value, f') p
/I/ It is composed of an inverter (9) having Schimitz characteristics for reducing the voltage and a diode (io) for discharging the charge of the capacitor (7), and the output of the inverter (9) is connected to the central control unit ( 1) to reset the central control unit (II). This power-on reset circuit (3) initializes the central control unit (1) when the power is turned on. , the switch αD shown in broken lines is a conventional manual reset switch.
而して、論理回路（４）は、第３図に示すように、直流
定電圧端子（２）にプルアップ抵抗（１３）を介して接
続されるスイッチＩを有する複数の操作スイッ私が同時
に閉路され、複数の各操作スイッチ（２）からロー信号
が同時に出力されるとき、ＮＡＮＤ回路園回路力がハイ
となり、トランジスタαｅをオンさせ、そのコレクタ電
位が、パワーオンリセット回路Ｔ３１ （７）インバー
タ（９）の入力を低下させ、中央制御部（１）をリセッ
トする。As shown in FIG. 3, the logic circuit (4) has a switch I connected to the DC constant voltage terminal (2) via a pull-up resistor (13). When the circuit is closed and a low signal is simultaneously output from each of the plurality of operation switches (2), the NAND circuit output becomes high, turning on the transistor αe, and its collector potential changes to the power-on reset circuit T31 (7) Inverter (9) and reset the central control unit (1).
この場合に、ＮＡＮＤ回路α９の入力に関連する複数の
操作スイッチ（２）は、通常の操作時には同時に閉路さ
れることがない操作スイッチが選択される。In this case, the plurality of operation switches (2) related to the input of the NAND circuit α9 are selected as operation switches that are not closed simultaneously during normal operation.
（ト）発明の効果
本発明は、通常の操作時においては同時に閉路されるこ
とがな、い少なくとも２個以上の操作スイッチが、同時
に閉路されることを検知する論理回路を設け、この論理
回路の検出信号に基ずき、パリ−オンリセット回路を介
して中央制町をリセットするものであるから、通常の操
作においては、誤ったリセット操作が行なわれることが
なく、また手動による中央制御部のリセット操作を、操
作スイッチ板部で行うことができる。(G) Effects of the Invention The present invention provides a logic circuit that detects that at least two or more operation switches that are not closed at the same time during normal operation are closed at the same time, and this logic circuit Since the centrally controlled town is reset via the Paris-on reset circuit based on the detection signal of the The reset operation can be performed using the operation switch plate.
図面は本発明によるリセット装置の一実施例を示し、第
１図はリセット装置のブロック図、第２図はパワーオン
リセット回路の具体例図、第３図は論理回路及び操作ス
イッチの具体例図であろう（１）・・・中央制御部、（
３）・・・パワーオンリセット回路、（２）・・・操作
スイッチ、（４）・・・論理回路。The drawings show an embodiment of the reset device according to the present invention, FIG. 1 is a block diagram of the reset device, FIG. 2 is a specific example of a power-on reset circuit, and FIG. 3 is a specific example of a logic circuit and an operation switch. (1)...Central control unit, (
3)...Power-on reset circuit, (2)...Operation switch, (4)...Logic circuit.
Claims (1)
ンリセット回路と、少なくとも２個以上の操作スイッチ
が同時に閉路されることを検知する論理回路とを備え、
この論理回路の検出信号に基ずきパワーオンリセット回
路を介して中央制御部をリセットすることを特徴とする
リセット装置。(1) Equipped with a power-on reset circuit that resets the central control unit when the power is turned on, and a logic circuit that detects that at least two or more operation switches are closed at the same time,
A reset device characterized in that a central control unit is reset via a power-on reset circuit based on a detection signal of the logic circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27556184A JPS61150520A (en) | 1984-12-25 | 1984-12-25 | Resetting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27556184A JPS61150520A (en) | 1984-12-25 | 1984-12-25 | Resetting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150520A true JPS61150520A (en) | 1986-07-09 |
Family
ID=17557159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27556184A Pending JPS61150520A (en) | 1984-12-25 | 1984-12-25 | Resetting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150520A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136866A (en) * | 1978-04-14 | 1979-10-24 | Casio Comput Co Ltd | Input unit of miniature electronic apparatus |
-
1984
- 1984-12-25 JP JP27556184A patent/JPS61150520A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136866A (en) * | 1978-04-14 | 1979-10-24 | Casio Comput Co Ltd | Input unit of miniature electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823309A (en) | Data processing system with improved output function | |
| JPS57129536A (en) | Variable logic device | |
| JPS61150520A (en) | Resetting device | |
| JPH06104711A (en) | Load detecting circuit | |
| US3909620A (en) | Time controlled switching system with override control of manual operation | |
| KR910003471A (en) | Circuit arrangement for the control of several electrical receivers, which may be in at least two states | |
| RU1817086C (en) | Output device | |
| SU1226471A1 (en) | Device for checking logic units | |
| SU764110A1 (en) | Debouncer for n switches | |
| SU1257835A1 (en) | Majority element | |
| JPS6342562Y2 (en) | ||
| KR910007517Y1 (en) | Circuit preventing wrong operating control relay in mi-com | |
| KR840004334A (en) | Apparatus for applying 2-stage logic testing signal to one input terminal of logic circuit | |
| SU900260A2 (en) | Device for checking digital circuits | |
| SU1034190A1 (en) | Device for set logical elements in initial state when voltage supply failure | |
| JPS6370365A (en) | Microcomputer | |
| JPS6313551Y2 (en) | ||
| JPS60128717A (en) | Integrated circuit device | |
| Perera | Universal one-and two-component interfacing techniques | |
| SU488216A1 (en) | Object monitoring device | |
| SU1008879A1 (en) | Inverter control device | |
| JPH036037Y2 (en) | ||
| SU1180818A1 (en) | Output unit of tester for checking logical elements | |
| US3517221A (en) | Flipelop interrogator and bi-polar current driver | |
| SU864587A1 (en) | Pyramidal relay switching device |