JPS6342562Y2 - - Google Patents

Info

Publication number
JPS6342562Y2
JPS6342562Y2 JP18145682U JP18145682U JPS6342562Y2 JP S6342562 Y2 JPS6342562 Y2 JP S6342562Y2 JP 18145682 U JP18145682 U JP 18145682U JP 18145682 U JP18145682 U JP 18145682U JP S6342562 Y2 JPS6342562 Y2 JP S6342562Y2
Authority
JP
Japan
Prior art keywords
switching
circuit
circuits
signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18145682U
Other languages
Japanese (ja)
Other versions
JPS5986703U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18145682U priority Critical patent/JPS5986703U/en
Publication of JPS5986703U publication Critical patent/JPS5986703U/en
Application granted granted Critical
Publication of JPS6342562Y2 publication Critical patent/JPS6342562Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【考案の詳細な説明】 本考案は単一パルス電流駆動にて切替えられて
いるフエライトスイツチなどの切替を確実に動作
させるフエライトスイツチの切替制御回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching control circuit for a ferrite switch that reliably operates a ferrite switch that is switched by a single pulse current drive.

一般に、無線通信方式の現用予備切替に使用さ
れるマイクロ波の切替スイツチの一例として、通
常単一パルスにて駆動されるラツチ型フエライト
スイツチがある。この単一パルス駆動において、
例えば流れた電流方向を検出しフエライトスイツ
チの選択状態を表示する様なモニター回路を設け
ていると、何らかの外乱によりフエライトスイツ
チ自身の選択状態とモニター回路の表示状態とが
異なることが考えられる。このような現用・予備
の切替は1年程度の長期間毎に切替えることにな
るが、このような長期間中には状態の異なること
があり得る。通常、フエライトスイツチの選択し
ている側に、より優位の切替制御信号が入つても
パルス駆動電流を流さないようにしているため、
フエライトスイツチ自身の選択状態とモニター回
路の表示状態が異つていたとしてもそのままの状
態を保持することになる。したがつて、フエライ
トスイツチの選択されている側に、自動切替信号
に優先する手動切替(制御)信号などを供給して
フエライトスイツチとモニター回路とを再駆動さ
せこれらの状態を一致させる必要がある。
Generally, as an example of a microwave changeover switch used for switching between active and standby wireless communication systems, there is a latch type ferrite switch that is normally driven by a single pulse. In this single pulse drive,
For example, if a monitor circuit is provided that detects the direction of the flowing current and displays the selected state of the ferrite switch, the selected state of the ferrite switch itself may differ from the displayed state of the monitor circuit due to some disturbance. Such switching between active and standby is performed every long period of about one year, but the status may change during such a long period of time. Normally, even if a more dominant switching control signal is input to the selected side of the ferrite switch, the pulse drive current is not allowed to flow.
Even if the selection state of the ferrite switch itself and the display state of the monitor circuit are different, the same state will be maintained. Therefore, it is necessary to supply the selected side of the ferrite switch with a manual switching (control) signal or the like that has priority over the automatic switching signal to re-drive the ferrite switch and the monitor circuit so that their states match. .

本考案の目的は、以上の考察にもとづき、例え
ば単一パルス電流の方向を検出して状態表示する
ような簡単なモニター回路においても、フエライ
トスイツチ自身の切替状態とモニターの表示状態
をより確実に一致させるようにしたフエライトス
イツチの切替制御回路を提供することにある。
Based on the above considerations, the purpose of this invention is to more reliably check the switching state of the ferrite switch itself and the display state of the monitor, even in a simple monitor circuit that detects the direction of a single pulse current and displays the state. It is an object of the present invention to provide a switching control circuit for a ferrite switch that allows matching.

本考案のフエライトスイツチの切替制御回路
は、オンオフと互に反転した信号をその切替動作
に対応する第1および第2の切替信号として出力
する第1の切替回路と、この第1の切替回路とそ
れぞれ独立に制御されてオンとなる第3および第
4の切替信号をそれぞれ出力する第2および第3
の切替回路と、前記第3および第4の切替信号の
いずれか一方がオンとなつた時前記第1および第
2の切替信号をそれぞれオフとする論理回路と、
前記第3および第4の各切替信号にそれぞれ所定
遅延を与え第1および第2の遅延信号としてそれ
ぞれ出力する第1および第2の遅延回路と、前記
論理回路の出力の第1の切替信号を前記第1の遅
延信号によつてオンとする第1の動作信号と前記
論理回路の出力の第2の切替信号を前記第2の遅
延信号によつてオンとする第2の動作信号とをそ
れぞれ出力する第1および第2のケート回路と、
これらゲート回路の第1および第2の各動作信号
に対応してそれぞれ所定幅のパルスを出力する第
1および第2のパルス回路と、これらパルス回路
の各出力をそれぞれフエライトスイツチの一端お
よび他端に接続しこのフエライトスイツチの切替
を駆動する第1および第2の駆動回路とを含み構
成される。
The switching control circuit of the ferrite switch of the present invention includes a first switching circuit that outputs on/off and mutually inverted signals as first and second switching signals corresponding to the switching operation; second and third switching signals that are independently controlled and turned on;
a logic circuit that turns off the first and second switching signals when either one of the third and fourth switching signals turns on;
first and second delay circuits that give a predetermined delay to each of the third and fourth switching signals and output them as first and second delayed signals, respectively; and a first switching signal output from the logic circuit. a first operation signal that is turned on by the first delay signal and a second operation signal that turns on a second switching signal of the output of the logic circuit by the second delay signal, respectively. first and second gate circuits that output;
First and second pulse circuits each output a pulse of a predetermined width in response to the first and second operation signals of these gate circuits, and each output of these pulse circuits is connected to one end and the other end of a ferrite switch, respectively. The ferrite switch includes first and second drive circuits that are connected to the ferrite switch and drive switching of the ferrite switch.

以下図面により本考案を詳細に説明する。 The present invention will be explained in detail below with reference to the drawings.

第1図は本考案の実施例を含むフエライトスイ
ツチ制御系の回路図、第2図a〜eは第1図の動
作波形図である。図において、外部接続スイツチ
S1は、第2図a,bに示すように、いずれか一方
が選択される自動切替信号をつくり、外部スイツ
チS2,S3は、第2図cに示すように、スイツチS1
とは独立に制御されかつ自動切替信号より優先さ
れる手動切替信号とする。これら切替信号は、
1,0からなるパルスあるいはオンオフ信号であ
り、切替指令の選択されているとき「0」、切替
指令の選択されていないとき「1」の状態として
いる。また、1,2,13,15,16,18は
反転アンプ、3,4,5,6はNANDゲート回
路、7,8はゲート回路5,6の出力を単一パル
スに変換するリトリガマルチバイブレータ、9,
10はフエライトスイツチ11をパルスにより切
替駆動する駆動回路、12はANDゲート回路、
14,17は遅延回路である。
FIG. 1 is a circuit diagram of a ferrite switch control system including an embodiment of the present invention, and FIGS. 2a to 2e are operational waveform diagrams of FIG. 1. In the figure, the external connection switch
S 1 generates an automatic switching signal for selecting one of the switches, as shown in FIG .
The manual switching signal is controlled independently of the automatic switching signal and has priority over the automatic switching signal. These switching signals are
It is a pulse or an on/off signal consisting of 1 and 0, and is in a state of "0" when a switching command is selected, and "1" when a switching command is not selected. In addition, 1, 2, 13, 15, 16, and 18 are inverting amplifiers, 3, 4, 5, and 6 are NAND gate circuits, and 7 and 8 are retrigger multipliers that convert the outputs of gate circuits 5 and 6 into a single pulse. vibrator, 9,
10 is a drive circuit that switches and drives the ferrite switch 11 with pulses; 12 is an AND gate circuit;
14 and 17 are delay circuits.

まず、スイツチS1は、第2図bに示すような自
動切替制御信号によつて駆動回路10側が選択さ
れ、フエライトスイツチ11のNo.1側が選択され
ている様な状態とする。ここでより優位な手動切
替制御信号S3(第2図c)が入つて来たとすると、
この時ゲート回路12の出力が「0」となりゲー
ト回路3,4の出力を「1」にしゲート回路5,
6の出力を「0」にホールドする(第2図d)。
First, the switch S1 is set so that the drive circuit 10 side is selected and the No. 1 side of the ferrite switch 11 is selected by an automatic switching control signal as shown in FIG. 2B. Now, if a more dominant manual switching control signal S 3 (Fig. 2c) comes in,
At this time, the output of the gate circuit 12 becomes "0", the outputs of the gate circuits 3 and 4 become "1", and the output of the gate circuit 5,
The output of 6 is held at "0" (Fig. 2d).

次に、遅延回路17を通つた切替制御信号は、
ゲート回路6の入力に「0」を与えるため、ゲー
ト回路6の出力が「0」から「1」に状態変化し
(第2図d)、これら信号の立上りによりリトリガ
マルチバイブレータ8を動作させ(第2図e)、
パルス駆動回路10を動作させフエライトスイツ
チ11を駆動させる。したがつて、この回路によ
ればフエライトスイツチおよびモニター回路を再
選択する信号を形成することができ、フエライト
スイツチとモニター回路との状態を一致させるこ
とができる。
Next, the switching control signal passed through the delay circuit 17 is
In order to give "0" to the input of the gate circuit 6, the output of the gate circuit 6 changes state from "0" to "1" (Fig. 2d), and the rise of these signals activates the retrigger multivibrator 8. (Figure 2e),
The pulse drive circuit 10 is operated to drive the ferrite switch 11. Therefore, with this circuit, it is possible to generate a signal for reselecting the ferrite switch and the monitor circuit, and it is possible to match the states of the ferrite switch and the monitor circuit.

なお、リトリガマルチバイブレータ7,8はフ
エライトスイツチ11を駆動できる幅をもつパル
ス信号を形成するものであれば伝意のパルス幅の
ものでよく、遅延回路14,17は、第2図dの
波形によりリトリガマルチバイブレータ7,8を
駆動できる遅延量τがあれば任意の遅延量でよ
く、このような遅延回路は抵抗、コンデンサから
なる時定数回路で容易に構成できる。
Note that the retrigger multivibrators 7 and 8 may be of conventional pulse width as long as they form a pulse signal with a width that can drive the ferrite switch 11, and the delay circuits 14 and 17 may be of the type shown in FIG. 2d. Any delay amount may be used as long as the waveform has a delay amount τ that can drive the retrigger multivibrators 7 and 8, and such a delay circuit can be easily constructed with a time constant circuit consisting of a resistor and a capacitor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例の回路図、第2図a〜
eは第1図の動作波形図である。 図において、1,2,13,15,16,18
……反転アンプ、9,10……駆動回路、11…
…フエライトスイツチ、12……AND回路、1
4,17……遅延回路である。
Figure 1 is a circuit diagram of an embodiment of the present invention, Figure 2 a~
e is an operating waveform diagram of FIG. 1. In the figure, 1, 2, 13, 15, 16, 18
...Inverting amplifier, 9,10...Drive circuit, 11...
...Ferrite switch, 12...AND circuit, 1
4, 17...Delay circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] オンオフと互に反転した信号をその切替動作に
対応する第1および第2の切替信号として出力す
る第1の切替回路と、この第1の切替回路とそれ
ぞれ独立に制御されてオンとなる第3および第4
の切替信号をそれぞれ出力する第2および第3の
切替回路と、前記第3および第4の切替信号のい
ずれか一方がオンとなつた時前記第1および第2
の切替信号をそれぞれオフとする論理回路と、前
記第3および第4の各切替信号にそれぞれ所定遅
延を与え第1および第2の遅延信号としてそれぞ
れ出力する第1および第2の遅延回路と、前記論
理回路の出力の第1の切替信号を前記第1の遅延
信号によつてオンとする第1の動作信号と前記論
理回路の出力の第2の切替信号を前記第2の遅延
信号によつてオンとする第2の動作信号とをそれ
ぞれ出力する第1および第2のゲート回路と、こ
れらゲート回路の第1および第2の各動作信号に
対応してそれぞれ所定幅のパルスを出力する第1
および第2のパルス回路と、これらパルス回路の
各出力をそれぞれフエライトスイツチの一端およ
び他端に接続しこのフエライトスイツチの切替を
駆動する第1および第2の駆動回路とを含むフエ
ライトスイツチの切替制御回路。
a first switching circuit that outputs on/off signals that are mutually inverted as first and second switching signals corresponding to the switching operation; and a third switching circuit that is turned on under control independently of the first switching circuit. and the fourth
second and third switching circuits that respectively output switching signals; and when one of the third and fourth switching signals is turned on, the first and second switching circuits
a logic circuit that turns off each of the switching signals; and first and second delay circuits that apply a predetermined delay to each of the third and fourth switching signals and output them as first and second delayed signals, respectively; A first operation signal that turns on a first switching signal output from the logic circuit by the first delay signal and a second switching signal output from the logic circuit by the second delay signal. first and second gate circuits that respectively output a second operation signal that turns on when the gate is turned on; 1
and a second pulse circuit, and first and second drive circuits that connect the outputs of these pulse circuits to one end and the other end of the ferrite switch, respectively, and drive switching of the ferrite switch. circuit.
JP18145682U 1982-11-30 1982-11-30 Ferrite switch switching control circuit Granted JPS5986703U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18145682U JPS5986703U (en) 1982-11-30 1982-11-30 Ferrite switch switching control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18145682U JPS5986703U (en) 1982-11-30 1982-11-30 Ferrite switch switching control circuit

Publications (2)

Publication Number Publication Date
JPS5986703U JPS5986703U (en) 1984-06-12
JPS6342562Y2 true JPS6342562Y2 (en) 1988-11-08

Family

ID=30393195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18145682U Granted JPS5986703U (en) 1982-11-30 1982-11-30 Ferrite switch switching control circuit

Country Status (1)

Country Link
JP (1) JPS5986703U (en)

Also Published As

Publication number Publication date
JPS5986703U (en) 1984-06-12

Similar Documents

Publication Publication Date Title
JPS6342562Y2 (en)
US4250500A (en) Smoke detector
JPS5853817Y2 (en) remote control circuit
JPS6344921Y2 (en)
JPH0326677Y2 (en)
JPS6111391B2 (en)
JPH0334031Y2 (en)
JPH0413682Y2 (en)
JPS603718A (en) Controller for flow rate
JPH02214218A (en) Polarity converting circuit
JPH02123643U (en)
JPS5858613U (en) Device that provides absolute position information
JPS6322719B2 (en)
JPS61150520A (en) Resetting device
JPH0535516A (en) Inter-panel operation switching circuit
JPS58205346A (en) Automatic mode discriminating type switching circuit
JPH01164583U (en)
JPS625338U (en)
JPS60111443U (en) Remote control device for water heaters, etc.
JPS62188843U (en)
JPS61173070U (en)
JPS6256734B2 (en)
JPS6099900U (en) Electromagnetic clutch energization control device
JPS5949732B2 (en) Air conditioner control device
JPS59177254U (en) Indoor wiring signal superimposition conveyance device