JPS61139225A

JPS61139225A - ゲ−ト回路

Info

Publication number: JPS61139225A
Application number: JP59258518A
Authority: JP
Inventors: 幸憲弦田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野の説明］本発明はゲートターンオフサイリスタ（以下、ＧＴＯと
略称する）素子を＃１ｍするオフゲート回路に係り、特
にオフゲート電流を供給するためのコンデンサの充電時
間を短縮する効果のあるゲート回路に間するものである
。

［発明の技術的背景とその＠照点］ＧＴＯのオフゲート回路として、従来より、パルストラ
ンスを使用したオフゲート回路としては、第４図に示す
ような構成のものが用いられている。

ＧＴＯ素子１は、パルストランス２の２次巻線Ｎ３の一
端がそのゲートへ接続され、他端はダイオード７ａ、７
ｂを介して、そのカソードに接続される。ゲート電源３
は、ダイオード６を介して、パルストランス２の１次巻
線Ｎ１の一端に接続され、ゲート電力を供給する。１圧
巻Ｉ　Ｎ　１の他端は、１次巻線Ｎ２の一端およびコン
デンサ４の一端と接続される。１次巻線Ｎ２の他端は、
トランジスタ５を介して、コンデンサ４の他端、ゲート
１１ｉ１１３のマイナス側に接続される。

第５図（ａ）は、第４図の回路の動作時における各部波
形である。（Ｉ）はコンデンサ４の両端の電圧波形Ｖｃ
、（ＩＩ）はパルストランス２の２次巻線Ｎ３より出力
するオフゲート電流１ＯＦＦ、（ＩＩＩ）はＧＴＯ素子
１のゲート・カソード間電圧波形Ｖａ−にである。時刻
ｔＩＩよりトランジスタ５にベース信号が供給されると
、トランジスタ５がオンすることにより、コンデンサ４
の図示摸性Ｖｃｏに充電された電荷は、パルストランス
２の１次巻線Ｎ２、トランジスタ５を介して放電し、２
次巻線Ｎ！に電圧を誘起する。２取巻ｗＡＮ３からの出
力電流１ＯＦＦは、図示しないオンゲート回路のオンゲ
ート電流の流れ込みを防止するダイオード７ａ、７ｂを
介してＧＴＯ素子１のカソードからゲートへ負の゛電流
として出力される。時刻１、からｔｌまでの時間ＴＯＦ
Ｆの間、トランジスタ５にベース信号が与えられ、トラ
ンジスタ５はオンしている。時間ＴＯＦＦ経過後、トラ
ンジスタ５が時刻ｔ１でオフすると、パルストランス２
の励磁電流は、時刻ｔ１から時刻ｔ２までの時間Ｔｃの
間、ゲートｉｔ源３のプラス側、ダイオード６．１次巻
線Ｎｌ、コンデンサ４、ゲート電源３のマイナス側の電
路で流れ、コンデンサ４の再充電を行う。この時の等両
回路を第５図（ｂ）に示す。

近年、ＧＴＯを使用した変換装置で、ＰＷＭ制御等のＧ
ＴＯのスイッチング周波数を高くするニーズがある。こ
の場合、前記したオフゲート回路のコンデンサ群間ＴＯＦＦの時間で、動作周波数の限界があった。

又、コンデンサの充電が完了しないうちに、オフ電流出
力信号がでて、トランジスタ５がオンすると充分なオフ
ゲート電流ｌ０ＦＦが出力されず、ＧＴＯ素子１が、タ
ーンオフ失敗で破損するという故障も考えられた。

［発明の目的］本発明は前述の点に鑑みなされたものであって、コンデ
ンサの充電時間を短縮出来るゲート回路を提供すること
を目的とする。

［発明の概要］本発明は、上記目的を達成するために、オフゲート回路
のコンデンサを分割して設け、オフゲート電流出力時に
は、該コンデンサ群の充電電荷が全て並列に放電し、コ
ンデンサの充電時には、該コンデンサ群が直列に充電さ
れるように構成することにより、充電時間の短縮をはか
つたことを特徴とするものである。

［発明の実施例］第１図に、本発明の一実施例を示す。第４図と同一ある
いは同相当部分には同一符号を付して、その説明を省略
する。コンデンサは２分割され、各コンデンサ４ａ、４
ｂは並列に充電されるのを防止するダイオード８ａ、３
ｂと直列接続され、直列に充電するために、コンデンサ
４ａとダイオード８ａの接続点とダイオード８ｂとコン
デンサ４ｂの接続点間に、図示の極性に、ダイオード８
Ｃを接続する。

次に、本発明の作用を、第１図および動作時の等価回路
第２図を参照して説明する。第２図は、本発明の実施例
における充電時の等両回路（ａ）、放電時の等両回路（
ｂ）を示す。各部動作波形は、第５図（ａ）の中で、コ
ンデンサ４の電圧波形ＶＣをコンデンサ４ａと４ｂの直
列の電圧波形とすれば、同様である。まず、コンデンサ
４ａ、４ｂには、第２図（ｂ）に図示する極性に、各々
、ｖｃａ、　Ｖ　ｃｂに充電されているとする。第５図
（ａ）の時刻１．においてトランジスタ５にベース信号
が供給されると、トランジスタ５がオンし、コンデンサ
４ａ、４ｂの各充電電荷は、ダイオード８ａおよびダイ
オード８ｂを介して、パルストランス２の１次巻線Ｎ２
とトランジスタ５に対して並列に放電路を形成し、放電
電流■。、Ｓｌ。

１ｏ＋ｓ２が通流し、ＧＴＯｌのゲート・カソード間に
対して、第５図（ａ）の（Ｉ［）に示すオフゲート電流
ｌ０ＦＦが出力される。時刻ｔ（１からｔｉまでの時間
ＴｏＦＦの間、トランジスタ５にベース信号が与えられ
、トランジスタ５はオンしている。時間Ｔｏｐｐ経過後
、トランジスタ５が時刻ｔ１においてオフすると、パル
ストランス２の励磁電流ＩＣは、第２図（ａ）に図示す
る電路（ゲート電源３のプラス側、ダイオード６、パル
ストランス２の１次巻線Ｎ１、コンデンサ４ａ。

ダイオード８Ｃ、コンデンサ４ｂ、ゲート電源３のマイ
ナス側）で、コンデンサ４ａ　、４ｂを直列に充電する
。

以上のように、本発明の実施例として示す第１図では、
コンデンサ４ａ　、４ｂはパルストランス２の励！！電
流による充電時に直列回路を形成する。

従来例として示す第４図において、コンデンサ４の充電
時間Ｔｃは、パルストランス２の励磁インダクタンスＬ
Ｏ、トランジスタ５がオフした時の励磁電流ＩＯ、コン
デンサ４の静電容量ＣＯ、ゲート電源３の電圧をＥｄと
すると、下記（１）、（２）式％式％従って、例えば第４図のコンデンサ４の静電容量をＣ１
第５図のコンデンサ４ａ　、４ｂの静電容量を各々、Ｃ
／２として、その他のパラメータを等しくすると、第４
図のコンデンサ４の充電時間Ｔｃ　　（Ｇｏ−Ｃ）と第
１図のコンデンサ４ａ、４ｂの充電時間Ｔｃ　　（Ｃｏ
−Ｃ／２＞は、概略、下記の関係が成立する。

Ｔｃ　　（Ｃｏ　−Ｃ）　＝２ｘＴｃ　　（Ｇｏ　−Ｃ
／２）・・・（３）従って、充電時間は本発明の場合、従来の約１／２に短
縮されることがわかる。

分割するコンデンサ群は、第１図に示すように２分割と
する以外に、少なくとも２分割以上とすることも可能で
ある。例えば、３分割として、第３図に示すコンデンサ
４Ｃを追加して設ける。ダイオード８ｄをコンデンサ４
ａとダイオード８ａの接続点とコンデンサ４ｂとダイオ
ード８ｂの接続点間に接続し、ダイオード８ｅをコンデ
ンサ４ｂの他端とコンデンサ４Ｃとダイオード８Ｃの接
続点間に接続するように構成しても、第１図と同様の効
果を得ることができる。

１発明の効果］以上、本゛発明によれば、オフゲート回路のコンデンサ
を少なくとも２分割以上で構成し、オフゲート電流出力
時には、該コンデンサ群の充電電荷が、全て並列に放電
し、充電時には、該コンデンサ群が直列に充電されるよ
うに構成されるので、大幅に充電時間が短縮され、動作
周波数をより高くできる効果のあるゲート回路を提供す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は第１
図の動作を説明するための等価回路図、第３図は本発明
の他の実施例を示す構成図、第４図は従来のオフゲート
回路の構成図、第５図は第４図の動作を説明する各部波
形と等価回路図である。１・・・ＧＴ○、２・・・パルストランス、３・・・ゲ
ート電源、４，４ａ　、４ｂ　、４ｃ・・・コンデンサ
、５・・・トランジスタ、６・・・ダイオード、７ａ、
７ｂ・・・ダイオード、８ａ、８ｂ、Ｂａ、８ｄ、Ｂｅ
−・・ダイオード。出願人代理人　弁理士　鈴江武彦第１図第２図（ａ）　　　　　　　（ｂ）第３図第４　Ｍ第５図

Claims

【特許請求の範囲】

（１）コンデンサに電荷を蓄積し、この放電によりオフ
ゲート電流を出力するように構成した自己消弧形素子の
オフゲート回路において、前記コンデンサを少なくとも
２分割以上のコンデンサ群とし、オフゲート電流出力時
には、全て並列接続とし、該コンデンサ群の充電時には
、直列接続とする手段を具備したことを特徴とするゲー
ト回路。