JPS61137077A

JPS61137077A - 周波数判別器

Info

Publication number: JPS61137077A
Application number: JP25984084A
Authority: JP
Inventors: Kazue Yoshioka; 一栄吉岡
Original assignee: Sankyo Denki Co Ltd
Current assignee: Sankyo Denki Co Ltd
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は特定の周波数に対応した出力信号を得る周波数
判別器に関する。

（従来の技術）列車無線或いはポケットベル等においては発信側（指令
センタ等）から予め設定した特定の周波数の信号を変調
することにより発信し、受信側（車両等）ではこれを所
定の受信機で受信する。

そして、受信機では当該特定の周波数の信号のみを判別
することにより外部へ出力し、以て対応する特定の連絡
や呼出しを行うものである。

従来、このような受信機に用いる周波数の判別手段は専
らアナログ信号処理により行っており、たとえばＬＣ素
子の組み合わせからなるπ形フィルタや、急峻な特性を
もつメカニカルフィルタにより特定の周波数をもつ信号
のみ取り出せるようにしている。

（発明が解決しようとする問題点）しかし、上述した従来の判別手段は次の如き問題がある
。つまり、フィルタ固有の特性が一定のバンド幅を許容
するため使用する特定の周波数を小バンド幅ごとに割り
振ることができず、結局伝達する情報の量や、割り振り
数がかなり限定されてしまい、しかも高精度の判別がで
きない。

また、判別する周波数に対し１つの固有のフィルタを使
用せざるを得ず、この為複数の周波数を判別する場合に
は部品点数が多くなり、特にメカニカルフィルタ等では
装置の大型化及び高コスト化を招く。

（問題点を解決するための手段）本発明は斯かる問題点を一掃した特にディジタル処理に
よる周波数判別器に係り、その主要構成とするところは
第１図（周波数判別器のブロック回路図）に示すように
、クロックパルスＳ３を得る発振手段２と、所定の周波
数を有する入力信号Ｓ１の周期に対応したトリガパルス
Ｓ３を得る波形処理手段３と、トリガパルスＳ２の周期
に対応してクロックパルスＳ３を計数する計数手段４と
、この計数手段４の計数値に対応するデータを出力する
例えばＲＯＭ　（リードオンリメモリ）５を用いた信号
変換手段６からなることを特徴とする。

（作用）次に本発明の作用について説明する。

第２図（信号のタイムチャート図）のように入力信号Ｓ
１に対応したトリガパルスＳ２は計数千ｉｉ！４のクリ
ア信号として作用する。したがってトリガパルスＳ２に
よって計数手段４においては入力信号Ｓ１の周期に比例
したクロックパルスＳ３を計数する。計数値はＲＯＭ５
のアドレスを指定し、ＲＯＭ５からは当該アドレスに記
憶したデータを出力する。つまり入力信号Ｓ１の周波数
に対応した固有のデータが取り出される。

（実施例）以下には本発明に係る好適な実施例を挙げ図面を参照し
て詳述する。

実施例は列車無線における車両の受信機に適用した場合
を例示する。

第１図において周波数判別器の全体的構成は符号１で示
す。この周波数判別器１は例えば不図示の受信機に内蔵
し、この受信機では例えば指令センタから発信した所定
の呼出し電波を受信する。

指令センタでは特定の意味付けされた信号を一定の割当
周波数の搬送波で変調し、発信する。一方受信機では当
該搬送波を受信し、搬送波を除去した信号をパルス化し
入力信号Ｓ１として本発明に係る判別器１の入力端子１
０に供給する。

発振手段２は発振回路１１と分周回路１２からなり、発
振回路１１は２　Ｍ）ｌｚ程度のクロックパルスを発振
し、このクロックパルスは分周回路１２°　と波形処理
手段３に供給される。分周回路１２の出力は当該クロッ
クパルスの半分の周波数となるＩ　ＭＨｚ程度の前記ク
ロックパルスＳ３を得る。

一方波形処理手￥Ｉｔ３はヒステリシスインバータ２０
、Ｄ型フリップフロップ２１，２２、及びアンド回路２
３からなり、インバータ２０に入力した第２図中入力信
号Ｓ１は手段３におけるロジック及び発振回路１１のク
ロックパルスによって、入力信号Ｓ１の立上りで立上る
トリガパルスＳ２となってアンド回路２３から出力する
。

計数手段４はバイナリカウンタ４０であり、前記クロッ
クパルスＳ３を計数するとともにトリガパルスＳ２はク
リア信号として作用し、トリガパルスＳ２のパルス間隔
におけるクロックパルスＳ３の数が計数されて、その計
数値が信号変換手段６に付与される。

信号変換手段６はＲＯＭ５とラッチ回路５０からなる。

ＲＯＭ５に於いては予め任意の計数値に対応したアドレ
スに特定のデータを記憶し、これにより、上記カウンタ
４０から特定の計数値が付与されたならば対応するアド
レスのデータを出力する。このＲＯＭ５の出力データは
ラッチ回路５０でラッチされ、データはスタチックな状
態で外部へ出力する。ラッチ回路５０の出力ポートは例
えば８ビツト８本でビット信号を出力する。したがって
、出力すべきデータ量が８以下であれば直接ラッチ回路
５０の出力を利用できる。しかしデータが９以上の場合
にはランチ回路５０にデコーダ５１を接続することによ
り出力を２５６ボートまで拡張できる。符号６０ａ、６
０ｂ・・・は出力端子である。

このようにして、今、入力信号Ｓ１の周波数を例えばＩ
ＫＩ（ｚ、　１．２ＫＨｚ、　１．４ＫＨｚ、　１．６
Ｋｌｌｚ、　−・・と想定すれば、この周波数に対応し
てカウンタ４０の計数値も異なる。したがって、各計数
値に対応するＲＯＭ５のアドレスにデータを記憶してお
けばよい。なお、一つの周波数に対して一定の幅をもた
せておけばより高精度とすることができる。

よって、例えば列車無線においてＩＫ）ｌｚを「緊急呼
出しＪ　、１．２ＫＨｚを「個別呼出しｊ等の特定の呼
出しに対応させておけば前記デコーダ５１の出力端子６
０ａ・・・を通し、入力信号の周波数に対応して外部へ
報知できる。

なお、求める入力信号の周波数及びバンド幅（周波数間
隔）の精度はＲＯＭの記憶容量で決定される。例えば３
２キロビツトのＲＯＭであるとアドレスバスは１２本で
１／２”＃１／４０ＱＯ＝０．０２（％）となる。なお
、通常のＬＣ素子のフィルタでは数十（％）になり、本
発明では高精度が保証される。

また、ＲＯＭに書き込むアドレス番号は求めるＡＤＨ：
上限のアドレス番号ＣＰ：クロックパルス周波数１／ＢＣ：分周率となる。つまりＡＤＬ−ＡＤＨに出力したいデータを書
き込んでおくとｆＬ−ｆＨの入力信号が入力したときの
み対応するデータを出力させることができる。

なお、実施例では列車無線を例にとって説明したが、本
器１をポケットベルに内蔵してもよいし、その他聞効機
器に通用することができる。また細部の構成回路におい
て任意の変更、省略、追加等は本発明の要旨を逸脱しな
い限り、本発明範囲に許容されるものである。

（発明の効果）このように、本発明に係る周波数判別器はクロックパル
スを得る発振手段と、入力信号の周期に対応したトリガ
パルスを得る波形処理手段と、前記トリガパルスの周期
に対応して前記クロックパルスを計数する計数手段と、
この計数手段の計数値に対応するデータを出力する信号
変換手段から構成することによりディジタル処理を行う
ため次の如き著効を得る。

第１に、使用周波数の周波数間隔、つまりバンド幅を著
しく小さくできるため伝達する情報の量或いは周波数の
割り振り数を飛躍的に増加させることができ、しかもデ
ィジタル量で処理できることと併せて判別精度をきわめ
て高くすることができる。

第２に、１つの判別器で多量の周波数を判別でき、さら
にディジタル処理することから回路のｒｃ化も容易で全
体形状の小型コンパクト化及びコストダウンを有効に図
ることができる。

【図面の簡単な説明】第１図は本発明に係る周波数判別器のブロック回路図、
第２図は第１図中容部における信号のタイムチャート図
である。尚図面中、２・・・発振手段、　　３・・・波形処理手
段、　　４・・・計数手段、　　５・・・ＲＯＭ６・・
・信号変換手段、　　Ｓｌ　・・・入力信号。Ｓ２　・・・トリガパルス、　　　Ｓ３　　・・・クロ
ックパルス。図　　　　面第１図

Claims

【特許請求の範囲】１、クロックパルスを得る発振手段と、入力信号の周期
に対応したトリガパルスを得る波形処理手段と、前記ト
リガパルスの周期に対応して前記クロックパルスを計数
する計数手段と、この計数手段の計数値に対応するデー
タを出力する信号変換手段からなる周波数判別器。２、前記信号変換手段はＲＯＭを用いて構成したことを
特徴とする特許請求の範囲第１項記載の周波数判別器。