JPS61131681A - Carrier wave recovery circuit - Google Patents

Carrier wave recovery circuit

Info

Publication number
JPS61131681A
JPS61131681A JP25185084A JP25185084A JPS61131681A JP S61131681 A JPS61131681 A JP S61131681A JP 25185084 A JP25185084 A JP 25185084A JP 25185084 A JP25185084 A JP 25185084A JP S61131681 A JPS61131681 A JP S61131681A
Authority
JP
Japan
Prior art keywords
loop filter
output
phase
external control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25185084A
Other languages
Japanese (ja)
Inventor
Kazuhiko Takaoka
高岡 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP25185084A priority Critical patent/JPS61131681A/en
Publication of JPS61131681A publication Critical patent/JPS61131681A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the titled circuit having a stabilized phase jitter and short in time of leading-in by providing two kinds of loop filters which generate controlling voltage and using either of them in accordance with an external control. CONSTITUTION:A converting signal input Si added into a synchronous wave detection circuit 1 is outputted to phase detectors 3a, 3b through an orthogonal distortion compensating filter 2. Each output from the phase detectors 3a, 3b is combined together via LPFs 4a, 4b and then sent to an external control switch 10. The external control switch has a function of switching the said combined output to the first loop filter and the second loop filter 9, and this switching is done by a control signal CONT. For the first loop filter 8, the output which can absorb a frequency offset due to quick synchronous lead-in time is used, and for the second loop filter, the output which can follow up an instantaneous phase change of receiving carrier is used.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、中速ファクシミリの復調部に関し特に同期検
波方式の搬送波再生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a demodulating section of a medium-speed facsimile, and particularly to a carrier regeneration circuit using a synchronous detection method.

〔発明の背景〕[Background of the invention]

中速ファクシミリ伝送においては、AyL−PM−VS
B変調方式がCCITTによって勧告され、゛その復調
は同期検波方式が採用されている。
For medium-speed facsimile transmission, AyL-PM-VS
The B modulation method is recommended by the CCITT, and its demodulation uses a synchronous detection method.

この同期検波方式復調法は、ファクシミリ受信装置の変
調入力信号から位相情報を抽出することによって行なわ
れる。
This synchronous detection demodulation method is performed by extracting phase information from a modulated input signal of a facsimile receiver.

従来、同期検波方式の搬送波再生回路として、第3図に
示すような構成のものが知られている。
2. Description of the Related Art Conventionally, as a carrier wave recovery circuit using a synchronous detection method, one having a configuration as shown in FIG. 3 is known.

変調入力信号Stは、同期検波を行なう同期検波回路1
と、変調入力信号Siの直交歪を補正する走めの直交歪
補正フィルタ2に入力される。
The modulated input signal St is sent to a synchronous detection circuit 1 that performs synchronous detection.
The signal is then input to a running orthogonal distortion correction filter 2 that corrects orthogonal distortion of the modulated input signal Si.

この直交歪補正フィルタ2の出力は、信号の位相を検波
する位相検波器5a、3bに入力し走後、低域通過フィ
ルタ4a、4bを介して高域成分をカットし、互いに直
交した出力を乗算して合成し、ループフィルタ5に入力
される。このループフィルタ5の出力電圧により電圧制
御発振器60周波数が制御される。尚7は90°移相器
である。このように、位相検波器5 a、 5b低域通
過フィルタ4a、4b、ループフィルタ5、電圧制御発
振器6及び移相器7は位相同期ループを構成しており、
電圧制御発振器6から出力した位相同期信号は同期検波
回路1に入力されている。そして、同期検波回路1は変
調入力信号Siを電圧制御発振器6の出力信号である位
相同期信号に従って復調し、復調信号Soとして出力す
る。
The output of this orthogonal distortion correction filter 2 is input to phase detectors 5a and 3b that detect the phase of the signal, and after passing, high-frequency components are cut through low-pass filters 4a and 4b, and outputs that are orthogonal to each other are obtained. The multiplied and synthesized signals are input to the loop filter 5. The output voltage of the loop filter 5 controls the frequency of the voltage controlled oscillator 60. Note that 7 is a 90° phase shifter. In this way, the phase detectors 5a, 5b, the low-pass filters 4a, 4b, the loop filter 5, the voltage-controlled oscillator 6, and the phase shifter 7 constitute a phase-locked loop.
A phase synchronized signal output from the voltage controlled oscillator 6 is input to the synchronous detection circuit 1. Then, the synchronous detection circuit 1 demodulates the modulated input signal Si according to the phase synchronization signal that is the output signal of the voltage controlled oscillator 6, and outputs it as a demodulated signal So.

ところが、AM−PM−VSB方式においては、変調波
に直交成分が含まれ、この直交分の歪のため位相ジッタ
ーが出現するという問題点がある。係る位相ジッターを
抑制するためには、位相同期ループにおける帯域幅を狭
くする必要があるが、このことは引き込み時間を長くす
ることとなり、外部歪の位相ジッターの吸収も殆んど不
可能となる。そして、その点を改善せんとすればノイズ
の発生や同期ズレを生ずるという欠点があつ走。
However, the AM-PM-VSB method has a problem in that the modulated wave contains orthogonal components, and phase jitter appears due to distortion of the orthogonal components. In order to suppress such phase jitter, it is necessary to narrow the bandwidth of the phase-locked loop, but this increases the pull-in time and makes it almost impossible to absorb phase jitter due to external distortion. . And if you try to improve this point, you will end up with the drawbacks of noise generation and synchronization errors.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、位相ジッターが少なくしかも引き込み
時間の短かい搬送波再生回路を提供することにある。
An object of the present invention is to provide a carrier wave regeneration circuit with less phase jitter and short pull-in time.

〔発明の概要〕[Summary of the invention]

上記目的を達成するなめに、本発明においては、変調入
力信号と電圧制御発振器の出力信号との位相差に応じた
制御電圧により制御される前記電圧制御発振器の発振周
波数を、前記変調入力信号に同期させる搬送波再生回路
において、制御電圧を発生させるループフィルタとして
、同期引き込み時間が早く周波数オフセットの吸収可能
なものと、受信キャリアの瞬時位相変化にのみ追従可能
なものとを具備し、外部からの制御によりいずれかを選
択できるようにした搬送波再生回路を提供する。
In order to achieve the above object, in the present invention, the oscillation frequency of the voltage-controlled oscillator, which is controlled by a control voltage according to the phase difference between the modulation input signal and the output signal of the voltage-controlled oscillator, is changed to the modulation input signal. In the carrier wave regeneration circuit for synchronization, the loop filter that generates the control voltage is equipped with one that has a fast synchronization pull-in time and can absorb frequency offsets, and one that can only follow instantaneous phase changes of the received carrier. Provided is a carrier regeneration circuit that can select one of them by control.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例について図面を参照して説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

尚、図面中間−箇所には同一符号を付しである。1は同
期検波を行なう同期検波回路であって変調入力信号St
が入力される。この変調入力信号Siはさらに直交成分
の歪を補正する直交歪補正フィルタ2に入力している。
Note that the same reference numerals are given to the middle portions of the drawings. 1 is a synchronous detection circuit that performs synchronous detection and receives a modulated input signal St.
is input. This modulated input signal Si is further input to an orthogonal distortion correction filter 2 that corrects distortion of orthogonal components.

直交歪補正フィルタ2からの出力は信号の位相を検波す
る位相検波器3a、5bに入力している。この位相検波
器!+a、5に:)の出力はそれぞれ、信号の高域成分
をカットする低域通過フィルタ4a、4bに入力してい
る。低域通過フィルタ’ a * 4 bからの出力は
合成した後、外部制御5WIOに接続している。この外
部制御5W10は低域通過フィルタ4a、4b通過後の
合成出力ラインを、第1のループフィルタ8と$2のル
ープフィルタ9とに切換制御するものであり、そのため
制御信号C0NTが入力している。第1のループフィル
タ8と第2のループフィルタ9はいずれも電圧制御発振
器60周波数を制御するための制御電圧を発生させるも
ので、外S制御5W10の動作に応じいずれか一方の出
力のみが入力されるようになっている。第1のループフ
ィルタ8は、同期引き込み時間が早く周波数オフセット
の吸収可能となるように構成している。一方、第2のル
ープフィルタ9は受信キャリアの瞬時位相変化にのみ追
従可能なように構成している。
The output from the orthogonal distortion correction filter 2 is input to phase detectors 3a and 5b that detect the phase of the signal. This phase detector! The outputs of +a, 5 and :) are input to low-pass filters 4a and 4b, respectively, which cut high-frequency components of the signals. The outputs from the low-pass filters'a*4b are combined and then connected to the external control 5WIO. This external control 5W10 controls switching of the combined output line after passing through the low-pass filters 4a and 4b to the first loop filter 8 and the $2 loop filter 9. Therefore, the control signal C0NT is input. There is. Both the first loop filter 8 and the second loop filter 9 generate a control voltage for controlling the frequency of the voltage controlled oscillator 60, and only one of the outputs is input depending on the operation of the external S control 5W10. It is now possible to do so. The first loop filter 8 is configured so that the synchronization pull-in time is fast and the frequency offset can be absorbed. On the other hand, the second loop filter 9 is configured to be able to follow only the instantaneous phase change of the received carrier.

電圧制御発振器6からの位相同期信号は位相を変換する
90°移相器7に入力するとともに、位相検波器3aと
同期検波回路1にもそれぞれ入力している。さらに、9
0°移相器7の出力は位相検波器5bに入力している。
The phase synchronization signal from the voltage controlled oscillator 6 is input to a 90° phase shifter 7 that converts the phase, and is also input to the phase detector 3a and the synchronous detection circuit 1, respectively. Furthermore, 9
The output of the 0° phase shifter 7 is input to the phase detector 5b.

このように、位相検波器5a、3b、低域通過フィルタ
4a。
Thus, the phase detectors 5a, 3b and the low pass filter 4a.

4b、ループフィルタ8,9.電圧制御発振器6及び9
0°移相器7は位相同期ループを構成している。そして
、同期検波回路1は変調入力信号Stを電圧制御発振器
6の出力信号である位相同期信号に従って復調し、復調
信号Soとして出力する。
4b, loop filters 8, 9. Voltage controlled oscillators 6 and 9
The 0° phase shifter 7 constitutes a phase locked loop. Then, the synchronous detection circuit 1 demodulates the modulated input signal St according to the phase synchronization signal that is the output signal of the voltage controlled oscillator 6, and outputs it as a demodulated signal So.

次に、第1のループフィルタ8及び第2のループフィル
タ9の動作の詳細を第2図に基づいて説明する。外部制
御5W10は出力ラインを切換える為のスイッチSWI
 、SW2を備工、スイッチSW1 、SW2の一端に
は、それぞれ低域通過フィルタ4a、4k)からの合成
出力ラインが接続している。さらに、スイッチSWiの
他端は第1のループフィルタ8に接続し、スイッチSW
2の他端は第2のループフィルタ9に接続している。各
ループフィルタにおいては、入力したアナログ信号はデ
ィジタル処理され、乗算素子、加減算素子及び遅延素子
Z−1によりフィルタリングされる。
Next, details of the operations of the first loop filter 8 and the second loop filter 9 will be explained based on FIG. 2. External control 5W10 is a switch SWI for switching the output line
, SW2 are installed, and synthesis output lines from low-pass filters 4a and 4k are connected to one ends of the switches SW1 and SW2, respectively. Further, the other end of the switch SWi is connected to the first loop filter 8, and the switch SW
The other end of 2 is connected to a second loop filter 9. In each loop filter, the input analog signal is digitally processed and filtered by a multiplication element, an addition/subtraction element, and a delay element Z-1.

ファクシミリにおいて、トレーニング信号が送信された
場合、高速の同期引き込みが必要である。このとき外部
制御信号C0NTはスイッチSW1を選択し、第1のル
ープフィルタ8は完全二重積分により周波数オフセット
歪を短時間で吸収する動作を実行する。尚、第1のルー
プフィルタ8に設けた乗算素子の係数a1.a2ば、信
号成分を95チ信号有りとすることにより大きく設定可
能である。次に画信号が送信されてき九場合は、キャリ
アを殆んど含まない状態、即ち全黒信号のこともある為
、外部制御信号C0NTは外部制御5W10内部のスイ
ッチSW2を選択し、スイッチSW2がONとなり第2
のループフィルタ9が選択される。第2のループフィル
タ9は、P L L (Phase Loop Log
ic)のループ内での積分過程が一重であるため、周波
数オフセット吸収能力はないが、キャリアの瞬時変化の
みに追従するため、回線歪の位相ジッターを吸収する能
力をもっている。このとき、外部制御5W10はOFF
であるため、第1のループフィルタ8の積分器により初
期オフセット値は吸収されている。これら一連の動作に
より、画信号受イδが安定に行なわれる。
In facsimile, high-speed synchronization is required when training signals are transmitted. At this time, the external control signal C0NT selects the switch SW1, and the first loop filter 8 performs an operation of absorbing frequency offset distortion in a short time by complete double integration. Note that the coefficient a1. of the multiplication element provided in the first loop filter 8 is A2 can be set to a large value by setting the signal component to include a 95-chi signal. Next, when the image signal is transmitted, it may contain almost no carrier, that is, it may be an all-black signal, so the external control signal C0NT selects the switch SW2 inside the external control 5W10, and the switch SW2 is turned on. It turns on and the second
The loop filter 9 is selected. The second loop filter 9 has PLL (Phase Loop Log
Since the integration process in the loop of IC) is single, it does not have the ability to absorb frequency offsets, but it has the ability to absorb phase jitter due to line distortion because it follows only instantaneous changes in the carrier. At this time, external control 5W10 is OFF.
Therefore, the initial offset value is absorbed by the integrator of the first loop filter 8. Through these series of operations, image signal reception δ is performed stably.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、性質の異なる2種のループフィルタを
備えるようにし九ので、位相−ジッターが少なくしかも
引き込み時間の短かい搬送波再生回路を簡易な構成で得
ることができる。また、画信号が回線歪の影響を受けに
くくするので、ノイズの発生や同期ズレを抑制し、画質
の向上を計ることができるという優れな効果が得られる
According to the present invention, since two types of loop filters with different properties are provided, it is possible to obtain a carrier wave regeneration circuit with a simple configuration that has less phase jitter and short pull-in time. Furthermore, since the image signal is made less susceptible to the influence of line distortion, the excellent effect of suppressing the occurrence of noise and synchronization deviation and improving the image quality can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る搬送波再生回路の一実施例を示す
ブロック図、第2図は本発明に係る搬送波再生回路にお
けるループフィルタの詳細を示す詳細回路図、第3図は
従来の搬送波再生回路を示すブロック図である。 1・・・同期検波回路  2・・・直交歪補正フィルタ
5a、3b・・・位相検波器 4a、4b・・・低域通過フィルタ 5.8.9・・・ループフィルタ 6・・・電圧制御発振器 7・・・90’移相器10・
・・外部制御SW 第 l 呂 第 2’lfl
FIG. 1 is a block diagram showing an embodiment of the carrier wave recovery circuit according to the present invention, FIG. 2 is a detailed circuit diagram showing details of a loop filter in the carrier wave recovery circuit according to the present invention, and FIG. 3 is a conventional carrier wave recovery circuit. FIG. 2 is a block diagram showing a circuit. 1... Synchronous detection circuit 2... Orthogonal distortion correction filter 5a, 3b... Phase detector 4a, 4b... Low pass filter 5.8.9... Loop filter 6... Voltage control Oscillator 7...90' Phase shifter 10.
・・External control SW No. 1 2'lfl

Claims (1)

【特許請求の範囲】 1、変調信号を入力しその同期を検波する同期検波回路
と、前記変調信号を入力し直交成分の歪を補正する直交
歪補正フィルタと、この直交歪補正フィルタからの出力
を入力し位相を検波する2個の位相検波器と、これら位
相検波器からの出力を入力し高域成分をカットする2個
の低域通過フィルタと、これら低域通過フィルタからの
合成出力を入力するとともに外部からの制御により出力
ラインを切換える外部制御スイッチと、同期引き込み時
間が早く周波数オフセットの吸収可能な第1のループフ
ィルタと、受信キャリアの瞬時位相変化にのみ追従可能
な第2のループフィルタと、前記第1のループフィルタ
もしくは第2のループフィルタの出力電圧により制御さ
れる電圧制御発振器と、この電圧制御発振器の発振周波
数を入力するとともにその出力を1個の位相検波器に送
信する90°移相器から成り、前記制御発振器の発振周
波数を前記位相検波器の一方と前記同期検波回路とに送
信し前記変調入力信号に同期させることにより、前記同
期検波回路より復調信号を出力するようにした搬送波再
生回路。 2、外部制御スイッチが2個のスイッチから成り、外部
制御信号により第1のループフィルタもしくは第2のル
ープフィルタへの入力を切換えるようにした特許請求の
範囲第1項記載の搬送波再生回路。
[Claims] 1. A synchronous detection circuit that inputs a modulated signal and detects its synchronization, an orthogonal distortion correction filter that inputs the modulated signal and corrects distortion of orthogonal components, and an output from this orthogonal distortion correction filter. two phase detectors that input and detect the phase, two low-pass filters that input the output from these phase detectors and cut high-frequency components, and a combined output from these low-pass filters. An external control switch that switches the output line based on input and external control, a first loop filter that has a fast synchronization pull-in time and can absorb frequency offsets, and a second loop that can only follow instantaneous phase changes in the received carrier. a filter, a voltage controlled oscillator controlled by the output voltage of the first loop filter or the second loop filter, and inputting the oscillation frequency of this voltage controlled oscillator and transmitting its output to one phase detector. It consists of a 90° phase shifter, and outputs a demodulated signal from the synchronous detection circuit by transmitting the oscillation frequency of the controlled oscillator to one of the phase detectors and the synchronous detection circuit and synchronizing it with the modulation input signal. This is a carrier wave regeneration circuit. 2. The carrier wave regeneration circuit according to claim 1, wherein the external control switch consists of two switches, and the input to the first loop filter or the second loop filter is switched by an external control signal.
JP25185084A 1984-11-30 1984-11-30 Carrier wave recovery circuit Pending JPS61131681A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25185084A JPS61131681A (en) 1984-11-30 1984-11-30 Carrier wave recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25185084A JPS61131681A (en) 1984-11-30 1984-11-30 Carrier wave recovery circuit

Publications (1)

Publication Number Publication Date
JPS61131681A true JPS61131681A (en) 1986-06-19

Family

ID=17228846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25185084A Pending JPS61131681A (en) 1984-11-30 1984-11-30 Carrier wave recovery circuit

Country Status (1)

Country Link
JP (1) JPS61131681A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529150B1 (en) * 1999-06-24 2005-11-16 매그나칩 반도체 유한회사 Carrier recovery device and method for reducing frequency offset and phase error

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529150B1 (en) * 1999-06-24 2005-11-16 매그나칩 반도체 유한회사 Carrier recovery device and method for reducing frequency offset and phase error

Similar Documents

Publication Publication Date Title
JP2971033B2 (en) Apparatus and method for restoring digital carrier in television signal receiver
JP3173788B2 (en) Digital transmission equipment and direct conversion receiver
JP2907848B2 (en) Dual port FM demodulation in phase locked receiver
US4091410A (en) Frequency and phase lock loop synchronous detecting system having a pair of phase lock conditions
KR900000464B1 (en) A demodulation circuit
WO1999049569A1 (en) Demoludator circuits
JPH06510643A (en) Clock signal generator for digital television receivers
US5296820A (en) Coherent demodulator preceded by non-coherent demodulator and automatic frequency control circuit
EP0176703B1 (en) Intermediate frequency signal processing circuit
JPS61131681A (en) Carrier wave recovery circuit
JPH0846433A (en) Video signal demodulating circuit
JP2877177B2 (en) Receiver for frequency division multiple access communication system
JP2985376B2 (en) Automatic frequency control circuit
KR20010042028A (en) Demodulator circuits
JP2526684B2 (en) Carrier wave regeneration circuit
JP3396047B2 (en) Receiver
JPH10178599A (en) Digital satellite broadcast receiver
JPH06318959A (en) Phase synchronizing device
JP3274203B2 (en) Clock recovery circuit of MSK demodulator
JPH0345048A (en) Automatic frequency control circuit
JPH04345328A (en) Line changeover control circuit
JPS6330805B2 (en)
JPS6348018A (en) Fm interference suppressing circuit
JPS60198905A (en) Synchronous detecting system of amplitude-modulated wave
JPH0514228A (en) Fm signal detector using filter