JPS61131136A - History accumulating system - Google Patents

History accumulating system

Info

Publication number
JPS61131136A
JPS61131136A JP59252917A JP25291784A JPS61131136A JP S61131136 A JPS61131136 A JP S61131136A JP 59252917 A JP59252917 A JP 59252917A JP 25291784 A JP25291784 A JP 25291784A JP S61131136 A JPS61131136 A JP S61131136A
Authority
JP
Japan
Prior art keywords
status
history
bit
storage means
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59252917A
Other languages
Japanese (ja)
Inventor
Shinichi Shimizu
慎一 清水
Akio Shinagawa
明雄 品川
Hideo Miyake
英雄 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59252917A priority Critical patent/JPS61131136A/en
Publication of JPS61131136A publication Critical patent/JPS61131136A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To accomplish an efficient history storage processing by storing a changed status only when there is a change between an object status at a time and same object status before predetermined several clock number so as to compress the history. CONSTITUTION:A status set to a register 5 from a digital computer 3 and a status before one clock set to a register 6 before one clock are compared by a comparator circuit 7. A discrimination bit representing the difference is generated from the circuit 7 and set to a discriminating bit register 8. While the bit of the register 8 is stored in a discrimination bit memory 2 at each clock, the bit is used to control whether or not the status of a register 5 is outputted to the history memory 1 via selection circuits 9, 10 outputted selectively. The storage to the memory 1 is executed at each clock only when an output is given from the circuits 9, 10. The is, only when the discriminating bit represents that there is a change in the status, the status of the register 5 is stored in the memory 1.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジ)ル処理装置のステータスの履歴を蓄積
する際にその変化分のみを蓄積するようにした履歴蓄積
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a history accumulation method in which only changes in the status history of a digital processing device are accumulated when the history is accumulated.

ディジタル計算機等において、その中での一連の処理結
果を後刻にチェックする手段として、その内部各部のス
テータスを各クロック毎に格納しその動作履歴を蓄積し
ておく技法が用いられている。このような動作履歴を得
ておくには、そのステータスを蓄積しておくべき部位も
この種の装置では比較的に多くなるのみならず、そのク
ロック時系列中の各クロック毎にそのステータスを蓄積
しておかなければならないことから、蓄積されるデータ
量も相当な量にのぼる。従って、その格納容量も大容量
化することが避けられない。
BACKGROUND ART In digital computers and the like, a technique is used in which the status of each internal part is stored for each clock and the operation history is accumulated as a means for later checking a series of processing results therein. In order to obtain such an operation history, this type of device not only requires a relatively large number of parts to store its status, but also stores its status for each clock in the clock time series. The amount of data that must be stored is also considerable. Therefore, it is inevitable that the storage capacity thereof will also increase.

〔従来の技術〕[Conventional technology]

従来の履歴蓄積方式として、その必要とされる履歴情報
のすべてをメモリに格納しておく如きものであった。つ
まり、蓄積しておきたい対象の動作履歴をその動作ステ
ータスの変化の有無に拘わりなくそのすべてをメモリに
格納するというものであった。
The conventional history storage method was to store all of the necessary history information in memory. In other words, all of the operation history of the object to be stored is stored in the memory, regardless of whether or not the operation status has changed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従って、動作ステータスに変化がない伏態即ち同じ履歴
情報でも、それをメモリに格納することとしている。そ
れ故、メモリに大容量のものを用意しておかなければな
らないのみならず、同一履歴情報の格納という非効率的
な処理態様が当然のこととして採られていた。
Therefore, even if the operation status remains unchanged, that is, the same history information, it is stored in the memory. Therefore, not only is it necessary to prepare a large capacity memory, but also the inefficient processing mode of storing the same history information has naturally been adopted.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上述の問題点の解決を図った履歴蓄積方式を提
供するもので、その第1の手段は、ディジタル処理装置
から予め決められたクロック毎のステータスを一時格納
する第1のステータス格納    1手段と、該ステー
タス格納手段にステータスを格納したクロックより予め
決められたクロック数前のステータスを格納する第2の
ステータス格納手段と、前記第1のステータス格納手段
のステータスと前記第2のステータス格納手段のステー
タスとを比較してその都度その判定ビットを出力する判
定手段と、前記判定ビットをその発生の都度格納する判
定ビットメモリと、前記判定ビットの変化でそのステー
タスを格納するステータス履歴メモリとを備えてステー
タスの変化分の格納処理を行なうようにしたものであり
、その第2の手段は前記ディジタル処理装置からのステ
ータスはディジタル処理装置各部からのものであり、こ
れに対応して前記判定ビットの変化に応答して対応する
第1のステータス格納手段のステータスを前記ステータ
ス履歴メモリに格納させるべく選択出力する選択回路を
前記第1の手段に付加して構成したものである。
The present invention provides a history accumulation method that solves the above-mentioned problems, and the first means thereof is a first status storage system that temporarily stores the status for each clock determined in advance from the digital processing device. means, second status storage means for storing the status a predetermined number of clocks earlier than the clock at which the status was stored in the status storage means, and the status of the first status storage means and the second status storage means. a determination means that compares the status of the determination bit with the determination bit and outputs the determination bit each time; a determination bit memory that stores the determination bit each time it occurs; and a status history memory that stores the status according to a change in the determination bit. The second means is that the status from the digital processing device is sent from each part of the digital processing device, and the judgment is made in accordance with this. A selection circuit is added to the first means for selectively outputting the status of the corresponding first status storage means to be stored in the status history memory in response to a change in a bit.

〔作用〕[Effect]

本発明方式によれば、成るクロック時刻におけるディジ
タル処理装置からの対象ステータスと教戒るクロック時
刻から予め決められたクロック数前のクロック時刻にお
ける同一対象のステータスとの異同が調べられ、その判
定ビットが判定ビットメモリに格納されると共に、上述
2つのステータス間に相違が生じたときにのみ、上述成
るクロ7り時刻における対象ステータスがステータス履
歴メモリに格納される。
According to the method of the present invention, the status of an object from a digital processing device at a clock time of The target status at the above-mentioned closing time is stored in the status history memory only when there is a difference between the above-mentioned two statuses.

このように、ステータスに変化があった場合にのみその
変化したステータスの格納を行なっているから、その格
納容量の縮小つまり履歴の圧縮を行なうことができ、効
率的な履歴蓄積処理を遂行し得る。
In this way, since the changed status is stored only when there is a change in the status, the storage capacity can be reduced, that is, the history can be compressed, and efficient history accumulation processing can be performed. .

〔実施例〕〔Example〕

以下、添付図面を参照しながら本発明の詳細な説明する
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

添付図面は本発明の一実施例を示し、この実施例はディ
ジタル処理装置、例えばディジタル計算機の各部機能の
各クロ7り毎の同時変化性がない場合についての実施例
を示す。そして、その機能はブロック化されており、こ
れらブロック即ち同時に変化することはない数種類の機
能の履歴をヒストリメモリ (ステータス履歴メモリ)
1の同じアドレスに割り当てる一方、そのヒストリメモ
リ1の内容復元を首尾よく遂行するのに用いる判定ビッ
トメモリ2を用意し、そのメモリ2にブロック化された
各機能が予め決められたクロック数、例えばlクロック
、前の状態(ステータス)と異同が生じたか否かを示す
判定ビットを、予め決められたクロック数例えば1クロ
ツク毎に格納するために、次のような構成要素を備えて
本発明方式は構成されている。
The accompanying drawings show an embodiment of the present invention, and this embodiment is for a case where the functions of each part of a digital processing device, for example, a digital computer, do not change simultaneously from one block to the next. The functions are divided into blocks, and the history of these blocks, that is, several types of functions that do not change at the same time, is stored in the history memory (status history memory).
1, while providing a decision bit memory 2 used to successfully restore the contents of the history memory 1, in which each function blocked in the memory 2 is assigned a predetermined number of clocks, e.g. In order to store a determination bit indicating whether or not a difference from the previous state (status) has occurred for every predetermined number of clocks, for example, every clock, the system of the present invention is equipped with the following components. is configured.

即ち、ディジタル計算機3の各部機能のブロック化され
た5つの各機能のステータス情報出力が夫々、線4.乃
至4Sを経て履歴レジスタ(第1のステータス格納手段
)5の対応する入力に接続されている。そして、そのレ
ジスタ5の各出力は1クロツク前(又は予め決められた
クロック数前)の履歴レジスタ(第2のステータス格納
手段)6の対応する入力に接続されると共に比較回路7
の一方の入力に接続されている。比較回路7の他方の入
力は履歴レジスタ6の出力に接続されている。
That is, the status information output of each of the five functional blocks of the digital computer 3 is shown on line 4. It is connected to the corresponding input of the history register (first status storage means) 5 via 4S to 4S. Each output of the register 5 is connected to a corresponding input of a history register (second status storage means) 6 one clock ago (or a predetermined number of clocks ago), and a comparison circuit 7
is connected to one input of the The other input of the comparison circuit 7 is connected to the output of the history register 6.

比較回路7は上述設例では5つの判定ビットを出力し、
これらビットを判定ビットレジスタ8にセットする0判
定ピットレジスタ8の各ビット出力は判定ビットメモリ
2に接続されている。又、判定ピットレジスタ8の3つ
のビット出力は履歴レジスタ5の3つの出力のうちの任
意の1つを選択してヒストリメモリ1へ出力する選択回
路9の選択制御入力へ接続され、判定ピットレジスタ8
の残りの2つのビット出力は履歴レジスタ5の残りの2
つの出力のうちの任意の1つを選択してヒストリメモリ
1へ出力する選択回路10の選択制御入力へ接続されて
いる。
In the above example, the comparison circuit 7 outputs five judgment bits,
Each bit output of the 0 judgment pit register 8 which sets these bits in the judgment bit register 8 is connected to the judgment bit memory 2. Furthermore, the three bit outputs of the judgment pit register 8 are connected to the selection control input of a selection circuit 9 that selects any one of the three outputs of the history register 5 and outputs it to the history memory 1. 8
The remaining two bits output from the remaining two bits of history register 5.
It is connected to a selection control input of a selection circuit 10 that selects any one of the two outputs and outputs it to the history memory 1.

このように構成することにより、ブロック化された機能
のステータスに変化があった場合にのみ、そのステータ
スをヒストリメモリ1に格納すると共に、そのステータ
スの復元を首尾よ(遂行するために判定ビットがクロッ
ク毎(又は予め決められたクロック数毎)に判定ビット
メモリ2に格納       1される。即ち、ディジ
タル計算機3からレジスタ5にセットされたステータス
と、1クロツク前にレジスタ6にセットされている1ク
ロフク前のステータスとが比較回路7で比較されてその
異同を示す判定ビットが比較回路7から発生されてその
判定ビットが判定ピットレジスタ8にセットされる。
With this configuration, only when there is a change in the status of a blocked function, that status is stored in history memory 1, and the determination bit is set to ensure that the status is successfully restored. 1 is stored in the judgment bit memory 2 every clock (or every predetermined number of clocks).In other words, the status set in the register 5 from the digital computer 3 and the 1 set in the register 6 one clock ago are stored in the judgment bit memory 2. The comparison circuit 7 compares the status with the previous one, generates a judgment bit indicating the difference, and sets the judgment bit in the judgment pit register 8.

このレジスタ8のビットはクロック毎に判定ビットメモ
リ2に格納される一方、選択回路9,10を介してレジ
ミグ5のステータスをヒストリメモリlに選択して出力
するか否かを制御するのに用いられる。選択回路9.1
0からの出力があった場合にのみヒストリメモリ1への
格納がクロック毎に行なわれる。即ち、判定ビットがス
テータスに変化があったことを示す場合にのみレジスタ
5のステータスがヒストリメモリ1に格納される。
The bits of this register 8 are stored in the judgment bit memory 2 every clock, and are also used to control whether or not to select and output the status of the register 5 to the history memory 1 via the selection circuits 9 and 10. It will be done. Selection circuit 9.1
Storage in the history memory 1 is performed every clock only when there is an output from 0. That is, the status of register 5 is stored in history memory 1 only when the determination bit indicates that there has been a change in status.

かくして、ステータスの格納に要するメモリ容量の縮小
換言すれば履歴の圧縮を実現することができる。従って
、ステータスの格納処理を効率的に行なうことが可能と
なる。
In this way, it is possible to reduce the memory capacity required to store the status, or in other words, compress the history. Therefore, it becomes possible to efficiently perform status storage processing.

なお、上記実施例においては、ブロック化された機能の
ステータス毎のヒストリメモリへの格納の場合を例にと
って説明したが、ブロック化されない機能乃至単一の機
能についてのステータスストリームの格納の場合を本発
明は排除するものではない。
Note that in the above embodiment, the case of storing each status of a blocked function in the history memory was explained as an example, but in this example, the case of storing a status stream for a function that is not blocked or a single function is explained. Invention is not exclusive.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、本発明によれば、 ■履歴蓄積に要する格納容量の縮小(履歴の圧縮)を実
現でき、 ■従って、その蓄積を効率的に遂行し得る、等の効果が
得られる。
As described above, according to the present invention, it is possible to achieve the following effects: (1) it is possible to reduce the storage capacity required for history accumulation (history compression), and (2) the accumulation can be carried out efficiently.

【図面の簡単な説明】[Brief explanation of drawings]

添付図面は本発明の一実施例を示す図である。 図において、1はヒストリメモリ、2は判定ビットメモ
リ、3はディジタル計算機、5は履歴レジスタ、6は1
クロツク前の履歴レジスタ、7は比較回路、8は判定ピ
ットレジスタ、9.10は選択回路である。
The accompanying drawings illustrate one embodiment of the invention. In the figure, 1 is a history memory, 2 is a judgment bit memory, 3 is a digital computer, 5 is a history register, and 6 is a 1
A history register before the clock, 7 a comparison circuit, 8 a judgment pit register, and 9.10 a selection circuit.

Claims (3)

【特許請求の範囲】[Claims] (1)ディジタル処理装置から予め決められたクロック
毎のステータスを一時格納する第1のステータス格納手
段と、該ステータス格納手段にステータスを格納したク
ロックより予め決められたクロック数前のステータスを
格納する第2のステータス格納手段と、前記第1のステ
ータス格納手段のステータスと前記第2のステータス格
納手段のステータスとを比較してその都度その判定ビッ
トを出力する判定手段と、前記判定ビットをその発生の
都度格納する判定ビットメモリと、前記判定ビットの変
化で前記第1のステータス格納手段のステータスを格納
するステータス履歴メモリとを備えてステータスの変化
分の格納処理を行なうようにしたことを特徴とする履歴
蓄積方式。
(1) A first status storage means that temporarily stores the status for each predetermined clock from the digital processing device, and stores the status a predetermined number of clocks before the clock that stored the status in the status storage means. a second status storage means; a determination means for comparing the status of the first status storage means and the status of the second status storage means and outputting a determination bit each time; The present invention is characterized in that it is provided with a judgment bit memory that stores the status each time the judgment bit changes, and a status history memory that stores the status of the first status storage means according to a change in the judgment bit, so as to perform storage processing for changes in status. History accumulation method.
(2)ディジタル処理装置各部から予め決められたクロ
ック毎のステータスの各々を一時格納する第1のステー
タス格納手段と、該ステータス格納手段にステータスを
格納したクロックより予め決められたクロック数前のス
テータスの各々を格納する第2のステータス格納手段と
、前記第1のステータス格納手段のステータスと前記第
2のステータス格納手段のステータスとを比較してその
都度その対応判定ビットを出力する判定手段と、該判定
ビットをその発生の都度格納する判定ビットメモリと、
前記判定ビットの変化対応で前記第1のステータス格納
手段のステータスを格納するステータス履歴メモリと、
前記判定ビットの変化に応答して対応する前記第1のス
テータス格納手段のステータスを前記ステータス履歴メ
モリに格納させるべく選択出力する選択回路とを備えて
ステータスの変化分の格納処理を行なうようにしたこと
を特徴とする履歴蓄積方式。
(2) A first status storage means for temporarily storing each status for each predetermined clock from each part of the digital processing device, and a status for a predetermined number of clocks before the clock that stored the status in the status storage means. a second status storage means for storing each of the above, and a determination means for comparing the status of the first status storage means and the status of the second status storage means and outputting a corresponding determination bit each time; a judgment bit memory that stores the judgment bit each time it occurs;
a status history memory that stores the status of the first status storage means in response to changes in the determination bit;
and a selection circuit for selectively outputting the corresponding status of the first status storage means to be stored in the status history memory in response to a change in the determination bit, so as to perform storage processing for changes in status. This is a history storage method that is characterized by:
(3)前記ディジタル装置各部からのステータスは同時
に変化することのない機能群のものであることを特徴す
る特許請求の範囲第2項記載の履歴蓄積方式。
(3) The history accumulation method according to claim 2, wherein the statuses from each part of the digital device belong to a group of functions that do not change simultaneously.
JP59252917A 1984-11-30 1984-11-30 History accumulating system Pending JPS61131136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59252917A JPS61131136A (en) 1984-11-30 1984-11-30 History accumulating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59252917A JPS61131136A (en) 1984-11-30 1984-11-30 History accumulating system

Publications (1)

Publication Number Publication Date
JPS61131136A true JPS61131136A (en) 1986-06-18

Family

ID=17243964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59252917A Pending JPS61131136A (en) 1984-11-30 1984-11-30 History accumulating system

Country Status (1)

Country Link
JP (1) JPS61131136A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200348A (en) * 1993-11-23 1995-08-04 Rockwell Internatl Corp Method and apparatus for compression of program address dataand apparatus for quickening of debugging processing of program
US9767280B2 (en) 2012-10-09 2017-09-19 Canon Denshi Kabushiki Kaisha Information processing apparatus, method of controlling the same, information processing system, and information processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200348A (en) * 1993-11-23 1995-08-04 Rockwell Internatl Corp Method and apparatus for compression of program address dataand apparatus for quickening of debugging processing of program
US9767280B2 (en) 2012-10-09 2017-09-19 Canon Denshi Kabushiki Kaisha Information processing apparatus, method of controlling the same, information processing system, and information processing method

Similar Documents

Publication Publication Date Title
US4062059A (en) Information processing system
EP0155211B1 (en) System for by-pass control in pipeline operation of computer
EP0447995A2 (en) Analyzing device for saving semiconductor memory failures
US6332152B1 (en) Arithmetic unit and data processing unit
JPH0963300A (en) Fail analyzing device for semiconductor memory test device
EP0568374B1 (en) Parallelized magnitude comparator for comparing a binary number to a fixed value
JPS61131136A (en) History accumulating system
EP0568373B1 (en) Apparatus and method for parallelized magnitude comparison of digital data
EP0843253B1 (en) A method for reducing the number of bits needed for the representation of constant values in a data processing device
US5821850A (en) Method and apparatus for comparing magnitude of data from a plurality of data sources
JP2723843B2 (en) Dual port memory control circuit
KR100233844B1 (en) Structure of atm switch of restricted common memory type and tag control method of it
JP2744298B2 (en) Failure detection method for buffer control counting circuit
SU1693608A1 (en) Device for testing computer
SU1111177A1 (en) Control device for automatic building of parts
RU1798799C (en) System with multiple computers
JPH03196257A (en) Vector processor
JPH08179998A (en) Multi-stage hardware timer
JPS6269321A (en) Process switching system
JPH06188938A (en) Storage circuit for communication data processing
JP2018207406A (en) Processing device and processing method
JPS5971504A (en) Signal selecting device
JPS63253599A (en) Plural bit shifting circuit
JPH0512011A (en) Pipeline circuit
IE990024A1 (en) System for the Serial-to-Parallel Conversion of Binary Data