JPS61131061A - スレーブのアドレス決定方法 - Google Patents

スレーブのアドレス決定方法

Info

Publication number
JPS61131061A
JPS61131061A JP26597085A JP26597085A JPS61131061A JP S61131061 A JPS61131061 A JP S61131061A JP 26597085 A JP26597085 A JP 26597085A JP 26597085 A JP26597085 A JP 26597085A JP S61131061 A JPS61131061 A JP S61131061A
Authority
JP
Japan
Prior art keywords
slave
master
address
row
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26597085A
Other languages
English (en)
Inventor
Puresuton Niyuuman Jiyunia Jieemuzu
ジエームズ・プレストン・ニユーマン・ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS61131061A publication Critical patent/JPS61131061A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284Multiple user address space allocation, e.g. using different base addresses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0207Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電子辿」定7スデム、モジュール構成の測定
装置あるいはコンビニータ7ステム等で使用するスレー
ブのアドレス決定方法に関する。
〔従米孜術〕
従来から、測定システムは、制御の階層構造の中でマス
タとそのスレーブとにアドレスを刷当てることにより構
成されている。成る場合には、成るマスタリスレープの
成るものが、それ自身のスレーブを所有する副マスタに
なることが望ましいことがあろう通信は各マスタとその
スレーブとの間でのみ行われ、他のマスタまたは副マス
タのスレーブとは通信させないようにすべざである。一
定の構成では、アドレスは任意に選択でき、通信リンク
を組立てている制御器の記憶装置内に記憶されることが
できる。ただし、構成を変更しなければならないとぎは
、必要なアドレス?誉き込む必要があるが、これは困難
で時間がかかり、あるいは不可能なことさえあろう 〔発明の目的〕 本発明は、マスタSよびスレーブ01ら成る種々多様の
構成のシステムにおいて、簡単にマスタ、スレーブを捜
索できるようにすることン目的とするう 〔発明の概安〕 本発明によれば、システムの映素のそれぞれは、マスタ
、スレーブあるいは副マスタのいずれであっても、予め
定められた規則にしたがつ℃格子状に行と列とのアドレ
スを与えられ、マスタは格子のアドレスを走査してその
スレー7を児分けることができるようになっている。こ
のためには成るマスタのスレーブの行および列のアドレ
スは、行または列に沿って走査して求めることができる
周辺を備えた区域内になければならない。更に、マスタ
のスレーブの成るものが−jマスタである場合には、副
マスタのスレーブが存在している格子の区域も、マスタ
がそのスレーブを探して走査しているとぎ、その周辺が
容易につぎとめられるようになっていなければならない
っこのことは、マスタと他のマスタまたは副マスタのス
レーブとの間に不当な通信リンクが形成されTよいよう
にするために必要である。アドレスを割当てる待に有利
な方法はこの明細書の本文に述べである。副マスタを児
分けるために、副マスタには他のスレーブとは異なるデ
ィジタル名を与えである。
〔実施例〕
図面を詳しく参照する前に、下記の一般的規則に注意し
なけnばならないっ ■) スレーブが持ち得るマスタは一つしかない。
2) マスタと副マスタとは共に、そり〕スンーブ領域
について同じ捜索を行うつ 3) 捜索は、 a) スレーブ領域のはじまりと終りとを見つゆなけれ
ばならない、 b) スレーブ領域内のスレーブまたは副マスタを丁べ
て見つffなければならないっC)副マスタのスレーブ
の領域を捜索してはならないウ アドレスの設定に関する特定の規則は次のとうりである
1) スレーブは、そのマスタと同じか高い列のアドレ
スに、および高い行のアドレスになければならない。
2) 列のアドレスは高いが行のアドレスは同じか低い
ものがあれは、スレーブ領域はその前の列で終ろう 格子?示す場合には常に、格子の行アドレスは0′−7
であって上に向って増加し1列のアドレスは0〜31で
あって左から右に増加する。「増加する」Sよび「減少
する」の用語は相互に交換できることは容易にha−る
であろう。
マスタかどのようにしてその捜索を行いそのスレーブが
存在する領域を見つけ出すかを第1図に図解で示すつこ
こで任意の装置のマスタM1の位置は行0%列23(0
,23)と記す)になっているうその捜索中にMHがア
ドレス(0,29>に七〇妥素かあることを見つけ、こ
れによりSlのよつTxそのスレーブが存在する可能性
のある格子の領域が限定される。この領域がM+ス/−
ブ領域と記した矩形である。
第2図は、ネスティングのルベルと言われるものを示し
ており、そこでは副マスタM2はMIのスレーブであり
、したがってM+スレーブ領fJ1. 内になけnばな
らないっM【がアドレス格子を走査していてMlに達す
ると、要素のディジタル名を尋ねる。マスタあるいは副
マスタは、スレーブとは異なるfイジタル名を持ってお
り、したがってMIはその捜索がMlのスレーブ領域を
飛び超すことができることン知らされる。上に示した規
則から、この構成では、「要素なし」と書いである11
ケの正方形の中にはMIのスレープモMzのスレーブも
無いことになる1行005ケの正方形の甲の要素はMI
のスレーブの存在する可能性のある領域を更に限定して
おり、それより上の6ケの正方形中の要素はMlのスレ
ーブの存在する可能性のある区域を更に限定することに
なる。アドレス(3,27)の要素を工M2のスレーブ
領域の右手の境界を規定するだけでなくMIの捜索が飛
び超すべきアドレスをも示している。走査の手順は水平
に行うことができるが、マスタが存在する列でその直上
の行アドレスから始めて、列に垂直に上方に走査するの
が更に効率のよいことがわかっているうこの手順にした
がうと、厳初に1列230M+が存在する行0の上方に
任意の構成単位の行アドレスがつきとめられろう次に、
走査を次に高い列アドレスと行アドレス0と(0,24
)に移し、(3,24)でMlが見つかるまで上向きに
走査する。Mlはその与えられているディジタル名から
副マスタであることかIっかるっ次にMlま、列アドレ
スが24より大キ<行アドレスが3以下のアドレス位t
f、’r走査する。これはiV 2のスレーブ@域をf
li!ゆている。(3,27)で構成単位が見つかると
、Mzのスレーブが存在する領域が氷嚢る。列27の残
りはMzのスレーブ領域同ではないので、Mlの走査は
列27の上方まで実行されるう捜索の残りはM−一((
)、29)で構成単位を見つけるまで前のとうり進行す
る。
このアドレスにある要素はMzのスレーブ区域の右手の
境界を現定している。M+のスレーブは斜線を施した正
号形内にだけ存在することかでざる。Mzは同様な捜索
を行う。Mzのスレーブの一つも副マスタであり他のネ
スデイングレベルに到達するう以下同様である。
第3図は更に複雑なF4層構造を示しており、スレーブ
として要素Soと812  とを有する独立のマスタM
1と、三つのスレーブS21 、822および823を
有する副マスタであるスレーブM2と、二つのスレーブ
831とS32とを有する副マスタである他のスレーブ
M3と、が存在するっ他の独立したマスタM4はスレー
ブS41とS42とを有するように示され℃いる。通信
は、EE意のマスタと、その階層構造で一段階低い任意
の要素との間で行われる。このような階層構造に関する
可能な格子アドレスをS4図に示すっ もう一度第1図を参照して、捜索中に克つかったスレー
ブのアドレスをどのように匣用するかについて説明する
っマスタ要素M+は、その行および列アドレスC!l’
L図では(0,23))と、それがマスタであることを
示す名前と、実行することかできる機能の識別記号とを
記憶している。M+&工またプロセラ丈と、その捜索中
に見′りけたスレーブのアドレスを記憶する手段と、を
備えている。
スレーブSIは、その行および列アドレス(第1図では
(2,27)と、それかスレーブであ′りてマ    
 )スタではないことを示す名前と、それが実行するこ
とかできる機能の識号記号とを記憶している。
M+の捜索途中で3+のよ)な要素に出遭うと、S10
行および列σ〕アドンスと、それがマスタであるかスレ
ーブであるかということと、それが実行できる機能とを
確認するっMlはこの情報なスレーブの制御に使用する
ことができる。これは成る場合には手作業で行うことが
できるが、他の場合には非実用的あるいは不可能なこと
があるっマスタがそのスレーブをどのように使用するか
は任意であろう 次に、*4A図・−4C図の流れ図を用いて捜索の手順
について説明するういろいろ1よ数字で示したステップ
は、$4人、413.4C図の図式流れ図に同じ数字の
ブロックで示したステップと同じである。追跡の手順は
、列か上向きの(垂直)方向に走査されるものであろう
これらの流れ図は同業者には容易に理解されるものと信
するが、簡単に安約してに(っ 第4A図での次のステップは初期状態設定のプロセスを
実行することである。ステップlで、行2よび列のアト
Vスカウンタが、捜索を行っているマスタfたは副マス
タの行および列のアドレスに初期値設定される。ステッ
プ4で、最初の行アドレスが記憶装置に設定され、ステ
ップ5でストップフラグが偽に初期設定される。ステッ
プ6で。
最高の行が初期値設定され、第1図および第2図に示す
ような格子の場合には、最高値は7である。
本発明の一部ではないが、行0にある構成単位は構成装
置以外の器械と成る種のバスを介して通信し、構成装置
内で許容される通信は違う種類のバスを経由して行われ
るっ捜索を行・りているマスタまたは副マスタの行アド
レスは既知であるから。
適切なバス?ステップ7で選択することができも次に、
ステップ8で行カウンタがlだけインクレメントされる
。この行は捜索?行っているマスタの直上にあるもので
あるウステップ9で、行アドレスにIY:加えると行カ
ク/りが7を超すか否かをm認する。もし7を超す場合
には、ストップフラグが真にセントされる。行7にある
4スタは、それより上の行になければならないようなス
レーブを持つことはできないからである。
初期値設定の部分は点へで完rする。今度は、十MLの
実行は第4B図のステップ11から始まる主ループに入
ろう走査が完TするO)否かの試験はステップ11で行
われるっ走査はストソプフラグが真にセットされれば完
rするか、これは捜索が格子内で終ったとぎ、fたは走
査が列31乞超えでしまったとぎに起る。いずれかの条
件が満足されれば手j幀は完rする。条件が満たされな
い場合には、手順はステップ【2に進む。ステップ12
で、行のカウントは32倍され、列カウントがそれに加
えられて、バス上の要素をアドレスするのに1史用され
るフォーマットで捜索アドレスを発生するように1−る
。最Wのこのようなアドレスはステップ1および8で初
期値設定されている。
ステップ13で行カウントが捜索を行っているマスタの
行アドレス以下であること、およびストップフラグがセ
ットgれていないことが確認された場合には、ステップ
14で要素が捜索アドレスにあるか否O・の質問が出さ
れる。要素は同じ行または低い行に存在すべぎではIL
いから、ステップ15でストップフラグが設定され、捜
索はステップ[1に戻り、そこで手順が停止することに
なもしかし、要素がマスタの行アドレスまたはそれより
下に存在しない場せには、行カウンタは、ステップ17
で進み、ステップ18でディジタル捜索アドレスに変換
される。ステップ13から18までは、その行アドレス
がマスタが存在する行より小さい要素の列を捜索する。
要素が存在すると。
スレーブ領域は終りとなり手順が停止する。
ディジタル符号で表わした行がマスタのものより犬ぎい
とぎは、ステップ13の決定は今度は否定的となり、手
順は第4C図のステップ19に進む。ステップ19でス
トップフラグがセントされていないことをli!認する
と、ステップ20で行カウントが最高の行アドレス以下
か否かが確認される。
もし最高行アドレス以下の場合には、ステップ20工0
′)捜索アト″に要素力8存在するb゛否カ゛    
)を尋ねその名前を読取る。要素が存在すれば、ス  
゛テップ22はスレーブまたは−マスタのアドレスを記
憶する。ステップ23で要素のディジタル名からそれが
副マスタであることが確認されれば、     )ステ
ップ24で最高の行アドレスが行カウンタのm高アドレ
スにセットされる。捜索を行′クチイルマスタのスレー
ブは副マスタが見つかった行より一ヒにはあり得ないか
らである。しかし、ステップ23で要素が副マスタでは
ないことか確認された場合には、捜索すべき最高のアド
レスがステップ26で7にセントgれるっ副マスタに出
合わない場合には他のスレーブが同じ列のもつと高い行
アドレスに存在することができるからである。
ステップ24か26のいずれかの後で、行カウンタはス
テップ27で増加するうこれはステップ21が捜索アド
レスにモジュールの存在しないことを示した場合にも起
るっステップ27の後、増加した行カウンタはステップ
28で、先に説明したよ57z仕方でディジタル形式に
変換され、手順はステップ20の開始点に戻って列の残
りの捜索を続ける。
ステップ19に戻るストップフラグが既にセントされて
いることがbかれば、列カウンタはステップ29で増加
する。ステップ20で行カウンタか最高アドレスの上に
あった場合にも同じことが起るっ 次のステップ30で、列カウンタが31に等しイカ否か
尋ねる。等しい場合には、行カウンタがステップ31で
1にセントサれて、違法であると宣言される(O131
)を避けるようにする。列カウンタが31に等しくなけ
れば1行カウ/りがステップ33で0にセントされる。
ステップ31またはステップ33の後で、手順は第4B
図に示すステップ11の始めに戻り術しい列を走査する
ようになる。
今祝明した手順でスレーブのアドレスが、副マスタか否
かが確認されれば、そのアドレスか、スV−ブとそのマ
スタとの間の可能な通信リンクを構成する矩形2の適切
な部分に記憶される。スリーブを見′りけ出すことがで
きる区域を求めるには、前記規則を守るだけでよいう 〔発明の効果〕 本発明によれば、所定の規則を守るだけでマスタのスレ
ーブの位置を求めることか可能で、スレーブの位置が変
ったり異なる階層構造?作り上げている場合でも、それ
らとの通信がc+1−能になるっ
【図面の簡単な説明】
!JI1図・−第4図は、本発明によってスレーブを捜
索する場合の説明図。 第4N図・−第4C図は、本発明を説明するための流れ
図。 出願人 横河・ヒユーレット・パッカード株式9社代理
人 弁理士  長 谷用  次  男第1図 ダリアドレス 第2図 列 アドレス

Claims (1)

    【特許請求の範囲】
  1. 選択したマスタに与えられた格子領域内に前記マスタの
    各スレーブ位置を設定し、前記マスタに与えられ格子の
    行および列に沿って走査し、前記走査により遭遇するス
    レーブに行および列アドレスを与えることを特徴とする
    スレーブのアドレス決定方法。
JP26597085A 1984-11-28 1985-11-26 スレーブのアドレス決定方法 Pending JPS61131061A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67590784A 1984-11-28 1984-11-28
US675907 1984-11-28

Publications (1)

Publication Number Publication Date
JPS61131061A true JPS61131061A (ja) 1986-06-18

Family

ID=24712435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26597085A Pending JPS61131061A (ja) 1984-11-28 1985-11-26 スレーブのアドレス決定方法

Country Status (2)

Country Link
EP (1) EP0187240A3 (ja)
JP (1) JPS61131061A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247634A (en) * 1990-03-20 1993-09-21 Hewlett-Packard Company Method of managing memory allocation by association of memory blocks with a tree structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995253A (en) * 1975-03-03 1976-11-30 International Business Machines Corporation Method and apparatus for accessing horizontal sequences, vertical sequences, and rectangular subarrays from an array stored in a modified word organized random access memory system
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system

Also Published As

Publication number Publication date
EP0187240A2 (en) 1986-07-16
EP0187240A3 (en) 1988-03-23

Similar Documents

Publication Publication Date Title
US6035108A (en) Figure layout compaction method and compaction device
CN112666926A (zh) 汽车总线拓扑图生成方法、装置及计算设备
CN105408827B (zh) 可编程控制器系统、可编程控制器、程序显示装置、程序的显示方法
JPS61131061A (ja) スレーブのアドレス決定方法
JPH0421910B2 (ja)
CN109952573B (zh) 系统结构创建辅助装置
KR101652321B1 (ko) 관계형 db를 이용한 발전소의 루프 와이어링 다이어그램 자동 생성 시스템 및 방법
JP6133763B2 (ja) 生産情報管理装置、生産情報管理方法及びプログラム
JPS6113234B2 (ja)
US20020026625A1 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
JPH06149914A (ja) 配置要素の最適配置方法
JPH0221003B2 (ja)
JPS63305528A (ja) 端子間接続経路決定方法
US20030181993A1 (en) Method and processing system for determining the spatial structure of a control system
KR100521645B1 (ko) 네비게이션 시스템의 경로 표시 방법
JPS61160171A (ja) ブロツク作成装置
JP2831741B2 (ja) アーキテクチャ合成システムにおける記憶要素割当て支援装置
JPH0264775A (ja) 配線処理方式
JP2557368B2 (ja) 配線基板設計支援方法
JPH01303553A (ja) システム自動構築方式
JPH0773209A (ja) 引出線自動作成方式
CN116659531A (zh) 一种缺失矢量要素的确定方法及电子设备
EP0213670A2 (en) Computer aided design system
CN112395379A (zh) 一种地图资源复用方法、装置、存储介质及计算设备
JPH04242286A (ja) 階層構造表示処理方法