JPS61130881A - 時間差測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時間差測定回路に関し、特に矩形波の立上り時
間と立下り時間との差を測定する回路に関する。

（従来の技術） 従来、矩形波信号の立上６ｅ間と立′下９時間との微小
時間差を計測する場合には周波数カウンタ等で立上）時
間と立下り時間とをそれぞれ計測し、後者から前者を減
算して求めていた。

（発明が解決しようとする問題点） しかし、上記時間差は微小であるため、上記のようなデ
ィジタル測定では時間差は測定分解能の限界に近く、測
定のばらつきが大きいという欠点があった。

本発明の目的は、方形波信号の立上９時間と立下シ時間
とに比例した電荷をコンデンサに蓄積することによって
周波数カウンタでのディジタル変換時の変換誤差を除去
し、所定の回数だけ蓄積を繰返すことによう測定の分解
能を向上させ、方形波の立上り時間と立下シ時間との差
を測定することができるように構成し北時間差測定回路
を提供するととにある。

（問題点を解決するための手段） 本発明による時間差測定回路は変佛手段と、電荷蓄積手
段と、スイッチ手段とから成る。

変換手段は、入力方形波をその立上り時間と立下り時間
とに比例した一対のパルス信号に変換するためのもので
ある。

電荷蓄積手段は、上記立上り時間と上記立下り時間との
間にそれぞれ逆符号の電荷を蓄積するためのものである
。

゛スイッチ手段は一対のスイッチ回路よシ成り、電荷蓄
積手段への蓄積回数をカウントして所定回数だけ電荷の
蓄積の終了後に、上記電荷蓄積手段の動作を停止するた
めのものである。

（実　施例） 次に、本発明の実施例について図Ｗを参照して説明する
。

第１図は、本発明による時間差測定回路の一実施例を示
すブロック図であり、第２図は＃Ｅ１図に示す時間差測
定回路の各部の動作信号波形を示す説明図である。

第１図において、１はシュミットトリガ回路、２はカウ
ンタ回路、３はディジタル比較回路、４は沈砂回路、５
〜７はそれぞれＡＮＤゲート、８は反転回路、９．１０
はそれヂれスイッチ回路、１】は抵抗器、１２は」ンデ
ンサ、１３はリレー回路、１４　、１５はそれぞれ入力
端子、１６は出力端子、１７．１８はそれぞれ電源であ
る。

次に、第１図および第２図を参照して本発明−を説明す
る。

本発明による時間差＋１１１定回路の起動信号は入力端
子１５に加えられる。非動作時には、入力端子１４に印
加される入力信号（第２図＜ａ）ｓｒｓ）のふ パル数を数えるため、カウンタ回路２は初期状態に保た
れる。また、上記状態ではリレー回路１３によシコンデ
ンサー２の電荷は完全に放雷さ賑 れでいるものとする。次に、回路網が動作状態て入ると
トリガパルス電圧ｖＴＨにより機能するシュミットトリ
ガ回路１により入力信号（第２図（ａ）参照）は変換さ
れてパルス信号（第２図（ｂ）参照）になり、カウンタ
回路２は動作′ｆ：開始する。比較回路４はトリガパル
ス電圧”ＴＬと、トリガパルス電圧ｖＴＨとの間の入力
信号１圧で論理＠１＃の信号を送出する。カウンタ回路
２が動作を開始すると、比較回路４によって入力信号（
１！２図（ａ）参ｌｌｉ［）はパルス信号（第２図（ｄ
）参照）に変換され、一対のＡＮＤゲート６．７に印加
される。ＡＮＤゲート６は入力信号の立上シ過渡時間１
．０期間に動作して、パルス信号（槙２図（ｅ）参照）
をスイッチ回路９に印加する。

ＡＮＤゲート７は入力信号の立下シ過渡時間ｔ２の期間
に動作し、パルス信号（第２図（ｆ）参照）をスイッチ
回路１０に印加する。スイッチ回路９は１．の時間にわ
たシ閉じられ、正極性電源１７よりの正１圧は抵抗器１
１を介してコンデンサ１２に供給され、コンデンサ１２
はこれを蓄積する。

これとは逆に、スイッチ回路１０は逆にｔ２の時間にわ
たって閉じられ、負極性電源１８よりの負１圧は抵抗器
１１を介してコンデンサ１２に供給され、コンデンサ１
２はこれを蓄積する。これらのコンデンサ１２の゛電圧
の模様は信号波形（０’）に示してあり、上記一連の回
路動作により（ｔ１ｔ２）時間に比例した差電圧ΔＶを
コンデンサ１２の両端に発生させている。この電圧ΔＶ
は通常、微小電圧であるため、ディジタル比＠５３に蓄
積回数Ｎをセットしてかくと、カウンタ回路２でＮ回の
蓄積を終了した瞬間、ディジタル比較回ｉｉ！８３から
終了信号をＡＮＤゲート５に印加して回路が非能動状態
になる。よって、微小電圧ΔＶを十分に大きな電圧ＮΔ
Ｖに増幅することができ、入力信号の立上シ時間と立下
り時間との差に比例した電圧ＮΔＶを出力端子１６に得
ることができる。

（発明の効果） 本発明は以上説明したように、方形波信号の立上シ時間
と立下り時間とに比例した電荷をコンデンサに蓄積する
ことによって周波数カウンタでのディジタル変換時の変
換誤差を除去し、方形波信号の立上り時間と立下）時間
との差を容易、且つ、高精度に測定できると云う効果が
ある。

【図面の簡単な説明】

第１図は、本発明による時間差測定回路の−実施例を示
すブロック図である。 第２図は、第１図に示したブロック図の各部分１ｃｂけ
る動作波形を示す波形図である。 ｌ・・・シエミットトリガ回路 ２・・・カウンタ回路 ３・・・ディジタル比較回路　　４・・・比較回路５〜
７・・・ＡＮＤゲート　　　８・・・反転回路９、ｌＯ
・・・スイッチ回路　　１１・・・抵抗器１２・・・コ
ンデンサ　　１３・・・リレー回路１４．１５・・・入
力端子　　１７　、１８・・・電源特許出願人　　日本
電気株式会社 代理人　弁理士　井　ノ　　ロ　　　壽才１図

Claims (1)

【特許請求の範囲】
1. 入力方形波をその立上り時間と立下り時間とに比例した
   一対のパルス信号に変換するための変換手段と、前記立
   上り時間と前記立下り時間との間にそれぞれ逆符号の電
   荷を蓄積するための電荷蓄積手段と、前記電荷蓄積手段
   への蓄積回数をカウントして所定回数だけ前記電荷の蓄
   積の終了後に前記電荷蓄積手段の動作を停止するための
   一対のスイッチ回路より成るスイッチ手段とを具備して
   構成したことを特徴とする時間差測定回路。