JPS61125212A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPS61125212A JPS61125212A JP24666884A JP24666884A JPS61125212A JP S61125212 A JPS61125212 A JP S61125212A JP 24666884 A JP24666884 A JP 24666884A JP 24666884 A JP24666884 A JP 24666884A JP S61125212 A JPS61125212 A JP S61125212A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- gain
- variable resistor
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、利得の最大値を制御することにより波形の最
初の部分の過大利得を解消した自動利得制御増幅器に関
するものである。
初の部分の過大利得を解消した自動利得制御増幅器に関
するものである。
〈従来技術〉
第４図に従来例を示す。利得制御端子を備えた増幅器１
の出力波形を、ダイオードＤ１で整流しそのピーク値を
適当な時定数を有する充・放電回路２によりホールドし
、該ホールド電圧を利得制御端子に加えてゲインの制御
を行なう。
の出力波形を、ダイオードＤ１で整流しそのピーク値を
適当な時定数を有する充・放電回路２によりホールドし
、該ホールド電圧を利得制御端子に加えてゲインの制御
を行なう。
しかし、このような従来回路では、無信号状態が長く続
くと、コンデンサＣから抵抗Ｒ２への放電電流１ｄが流
れて、帰環されるホールド電圧ＶｎがゼロＶ近くになり
、利得制御端子を持った増幅器１（ホールド電圧が低い
程、ゲインが大きい）う は最大ゲインとなってし１Ｌこの状態で信号が入力され
ると、過渡的に、増幅器１の出力波形は飽和してしまう
。その後、出力波形による充電電流Ｉｃが流れ、ホール
ド電圧Ｖ１１が上がり、増幅器１のゲインは抑制される
が、波形の最初の部分の飽和現象が問題である。
くと、コンデンサＣから抵抗Ｒ２への放電電流１ｄが流
れて、帰環されるホールド電圧ＶｎがゼロＶ近くになり
、利得制御端子を持った増幅器１（ホールド電圧が低い
程、ゲインが大きい）う は最大ゲインとなってし１Ｌこの状態で信号が入力され
ると、過渡的に、増幅器１の出力波形は飽和してしまう
。その後、出力波形による充電電流Ｉｃが流れ、ホール
ド電圧Ｖ１１が上がり、増幅器１のゲインは抑制される
が、波形の最初の部分の飽和現象が問題である。
〈発明の目的〉
本発明は、ホールド電圧を適当なレベル以下には下がら
ないような回路構成とすることにより。
ないような回路構成とすることにより。
増幅器のゲインがある値以上にならないようにし波形の
最初の部分の飽和現象を抑えることを目的とする。
最初の部分の飽和現象を抑えることを目的とする。
〈実施例〉
第１図に本発明の一実施例を示す。本回路は、第４図の
充・放電回路２に、可変抵抗ＶＲとダイオードＤ２１り
なる回路３を伺加して構成される。
充・放電回路２に、可変抵抗ＶＲとダイオードＤ２１り
なる回路３を伺加して構成される。
上記のような回路構成によって、増幅器１の利得制御端
子に加えられる制御電圧Ｖｃは、出力波形のホールド電
圧ＶＨと可変抵抗ＶＲによる定電圧の大きい方の電圧と
なり、可変抵抗ＶＲを適当な値に設定することにより、
増幅器１に加えられる制御電圧Ｖｃを適当な電圧値以上
に保持する。
子に加えられる制御電圧Ｖｃは、出力波形のホールド電
圧ＶＨと可変抵抗ＶＲによる定電圧の大きい方の電圧と
なり、可変抵抗ＶＲを適当な値に設定することにより、
増幅器１に加えられる制御電圧Ｖｃを適当な電圧値以上
に保持する。
従って、増幅器１のゲインも適当な値以下に抑えること
かできる。第２図に、ホールド電圧ｙ ■ｉと可変抵抗
ＶＲによる定電圧と制御電圧Ｖｃの関係を示す。
かできる。第２図に、ホールド電圧ｙ ■ｉと可変抵抗
ＶＲによる定電圧と制御電圧Ｖｃの関係を示す。
このように、本回路では増幅器１のゲインを適当な値以
下に抑えることが可能であり、仮に無信号状態が長く続
いた後で信号苓入力されたとしても、波形の最初の部分
を飽和させることなく動作させることができる。
下に抑えることが可能であり、仮に無信号状態が長く続
いた後で信号苓入力されたとしても、波形の最初の部分
を飽和させることなく動作させることができる。
なお、信号人力が小さい場合は、増幅器１の制御電圧Ｖ
ｃＶｉ第１図の伺加回路３により一定となっており、第
２図に示される可変抵抗ＶＲによる定電圧電位を越える
捷でゲインは一定である。従って、可変抵抗ＶＲを変化
させることにより、小入力部分のゲインを任意に設定す
ることができる。
ｃＶｉ第１図の伺加回路３により一定となっており、第
２図に示される可変抵抗ＶＲによる定電圧電位を越える
捷でゲインは一定である。従って、可変抵抗ＶＲを変化
させることにより、小入力部分のゲインを任意に設定す
ることができる。
これは、例えば音声認識装置において、周囲雑音が大き
く大きな声で入力する場合など、増幅器１のゲインを落
してノイズを小さくできる利点があり有用である。
く大きな声で入力する場合など、増幅器１のゲインを落
してノイズを小さくできる利点があり有用である。
ところで、増幅器１のゲインが、制御電圧Ｖｃの微小な
変化により大きく変化する場合には、温度による素子の
特性変化を補償することが必要である。第１図の回路に
おいては、ダイオードＤ２及び増幅器１の制御電圧入力
部が温度による影響を受は易い。第３図の回路構成は上
記点を軽減したものである。
変化により大きく変化する場合には、温度による素子の
特性変化を補償することが必要である。第１図の回路に
おいては、ダイオードＤ２及び増幅器１の制御電圧入力
部が温度による影響を受は易い。第３図の回路構成は上
記点を軽減したものである。
第１図の回路では、温度が上昇すると、ダイオードＤ２
ｆ″ｉ可変抵抗ＶＲ側の電流が流れ易くなりダイオード
Ｄ２のカソード側電圧が上がる。また増幅器１の制御電
圧入力部も温度が上昇するとゲインが小さくなるように
働く。
ｆ″ｉ可変抵抗ＶＲ側の電流が流れ易くなりダイオード
Ｄ２のカソード側電圧が上がる。また増幅器１の制御電
圧入力部も温度が上昇するとゲインが小さくなるように
働く。
第３図の（＝＋加回路３内におけるダイオードＤ３〜Ｉ
）５及び抵抗Ｒ３〜Ｒ５ｔ／′ｉ、これらを補償するた
めのものである。ダイオードＤ３〜Ｄ５はダイオードＤ
２と同じもので、ここでは３個直列接続しているが、こ
の直列接続するダイオードの個数と、周辺の抵抗Ｒ３〜
Ｒ５を適宜調整することにより、温度変化があっても増
幅器１のゲインが変化しないようにできる。−例として
、増幅器１に三菱製のＭ ５１５４４ Ｌを使用し、ダ
イオードＤ２に同ｌ５Ｓ１１３を使用した場合、ダイオ
ードＤ３〜Ｄ５の個数は３個、Ｒ３＝Ｒ４＝ ｌ ＭΩ
％Ｒ５＝１３０にΩが適当であった。
）５及び抵抗Ｒ３〜Ｒ５ｔ／′ｉ、これらを補償するた
めのものである。ダイオードＤ３〜Ｄ５はダイオードＤ
２と同じもので、ここでは３個直列接続しているが、こ
の直列接続するダイオードの個数と、周辺の抵抗Ｒ３〜
Ｒ５を適宜調整することにより、温度変化があっても増
幅器１のゲインが変化しないようにできる。−例として
、増幅器１に三菱製のＭ ５１５４４ Ｌを使用し、ダ
イオードＤ２に同ｌ５Ｓ１１３を使用した場合、ダイオ
ードＤ３〜Ｄ５の個数は３個、Ｒ３＝Ｒ４＝ ｌ ＭΩ
％Ｒ５＝１３０にΩが適当であった。
〈発明の効果〉
以上のように本発明によれば、波形の最初の部分を飽和
させることは動作でき、捷だ小入力部分のゲインを任意
に設定することも可能であり、実用価値の高い有用な自
動利得制御増幅器か提供できる。
させることは動作でき、捷だ小入力部分のゲインを任意
に設定することも可能であり、実用価値の高い有用な自
動利得制御増幅器か提供できる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図のホールド電圧ＶＨと可変抵抗ＶＲによる定電圧と制
御電圧ＶＣとの関係を示すタイムチャート、第３図は本
発明の他の実施例を示す回路図、第４図は従来例を示す
回路図である。 １・・・増幅器、２・・・充・放電回路、３・・・伺加
回路、Ｄ２・・・ダイオード、ＶＲ・・・可変抵抗。
図のホールド電圧ＶＨと可変抵抗ＶＲによる定電圧と制
御電圧ＶＣとの関係を示すタイムチャート、第３図は本
発明の他の実施例を示す回路図、第４図は従来例を示す
回路図である。 １・・・増幅器、２・・・充・放電回路、３・・・伺加
回路、Ｄ２・・・ダイオード、ＶＲ・・・可変抵抗。
Claims (1)
- １、増幅器の出力波形を整流し、そのピーク値を適当な
時定数を有する充・放電回路によりホールドし、該ホー
ルド電圧によりゲインの制御を行なうものにおいて、前
記充・放電回路にダイオードと可変抵抗を含む付加回路
を接続し、前記ホールド電圧が所定レベル以下のとき、
前記ダイオードを介して前記可変抵抗より設定された定
電圧レベルを与えるようにしてなることを特徴とする自
動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24666884A JPS61125212A (ja) | 1984-11-20 | 1984-11-20 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24666884A JPS61125212A (ja) | 1984-11-20 | 1984-11-20 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125212A true JPS61125212A (ja) | 1986-06-12 |
Family
ID=17151834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24666884A Pending JPS61125212A (ja) | 1984-11-20 | 1984-11-20 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125212A (ja) |
-
1984
- 1984-11-20 JP JP24666884A patent/JPS61125212A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0932858B1 (en) | Hybrid regulator | |
| US4315106A (en) | Apparatus for regulating current supplied to a telephone line signal of the type employed in digital telephone systems | |
| EP0500381B1 (en) | Adaptive voltage regulator | |
| US5949224A (en) | Buck boost switching regulator | |
| US5610502A (en) | Boost power supply with clock period compensation | |
| US20020030472A1 (en) | Dc Power supply | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| US4645986A (en) | Deflectional system for a television set comprising a power transistor | |
| US4684876A (en) | Voltage regulating device using transistor means for voltage clipping and having load current compensation | |
| JPS61125212A (ja) | 自動利得制御増幅器 | |
| JPH10293617A (ja) | 定電圧電源装置及び突入電流防止回路 | |
| JP2973717B2 (ja) | 高周波送信装置の出力レベル制御回路 | |
| JPH02288649A (ja) | 増幅された聴話の制御回路 | |
| JPS58225712A (ja) | 自動利得制御回路 | |
| JPH0326565B2 (ja) | ||
| SU1272317A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH1065469A (ja) | アッテネータ付エミッタ接地型増幅回路 | |
| JPH0248894Y2 (ja) | ||
| JPH01151315A (ja) | パルス信号入力回路 | |
| JPH026662Y2 (ja) | ||
| KR900001441Y1 (ko) | 자동 이득 제어회로 | |
| SU1051519A1 (ru) | Источник питани посто нного тока | |
| JPS5717207A (en) | Amplifying circuit | |
| JPS5918745Y2 (ja) | 可変周波発生回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 |