JPS61123882A - カラ−表示をエミユレ−トするための液晶表示装置用制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は小型のボータプルコンビエータに関し、特に
、このようなコンピュータに使用する表示装置および表
示制御装置に関する。

〔発明の技術的背景〕

近年、小形コンピュータおよびパーソナルコンピータ０
普及はめざまし“も０がある・わ　　　７・ずか１０年
前のコンピュータに比べて、パーソナルコンビエータは
、数分の１のサイズで非常に大きな処理能力を有してき
た。

種々のメーカから提供されている今日のパーソナルコン
ピュータの多くは、ＬＳＩ又はＶＬ８１を用いた１つ以
上の集積回路チップとして作られた同一もしくは同様の
中央処理装置（ＣＰＵ）を採用している。

これはＣＰＵはある面でこの産業に対する琳在の基準に
なっている。従って、各ＣＰＵに対して１つ以上の高度
なオペレーティングシステム７５ｆ開発すれ、パーツカ
ルコンピユータのユーザに商業的に利用可能である。従
って標準のＣ’Ｐ　Ｕ　トオペレーティングシステムを
−ｍＫ使用した場合、大部分のパーソナルコンピュータ
の使用者には十分な処理スピードと柔軟性が得られる。

ＣＰＵおよびオペレーティングシステムの標準化により
、パーソナルコンピュータの製造者は、コンピュータの
他の特徴に注目し、入手可能なコンピュータ間で差を持
たせ、市場占有率を高めることができるようになってき
ている。

製造業者達は特殊データ入力／編集装置、周辺装置１．
カラーグラフィック機能および高度のアプリケージ璽ン
ソフトウエアプログラムを開発してきた。

しかし、多少の例外を除けば、パーソナルコンビエータ
は、特殊なＣＲＴ表示表示装Ｋせよ、あるいは標準のテ
レビジョン受像機に接続するくせよ、すべてＣＲＴ表示
装置を使用している。

ＣＲＴは分解能が良く、カラー表示も可能であ）、さら
に多くの文字をスクリーンに表示できる。

しかしながら、ＣＲＴ表示装置を使用した場合、パーソ
ナルコンピュータの下方向のサイズが制限され、大部分
のＣＲＴは非常に大きいので、コンピュータおよび表示
装置のポータプル化の妨げとなっている。製造業者の中
には、液晶表示（ＬＣＤ）装置を有した表示装置を提供
している者もある。ＬＣＤはＣＲＴに比べて非常に小形
であシ、それゆえパーソナルコンビエータのボータプル
性に寄与する。

〔背景技術の問題点〕

しかしながら、ＬＣＤ表示装蓋０使用にはいくつかの欠
点がある。１つは、ＬＣＤスクリーン上に表示可能な文
字数はＣＲＴ表示表示に比べて非常に少い。又、ＬＣＤ
装置における文字セルは一般に正方形であるのに対し、
ＣＲＴの文字セルは正方形又は幅方向又は高さ方向に長
い長方形である。又ＬＣＤはＣＲＴのようにカラー表示
ができない。ＣＲＴ表示装置およびＬＣＤ装置の動作特
性の差は重要な問題を有している。例えば、例え、ＣＲ
Ｔを有したパーソナルコンピュータがＬＣＤを有し九パ
ーソナルコンピュータと同一に構成されたとしても、す
なわち、同一のＣＰＵ、同一のオペレーティングシステ
ムおよび同一の周辺装置であったとしても、ＬＣＤを有
したパーソナルコンピュータは、プログラムが表示装置
を使用する場合、ＣＲＴを有したパーソナルコンピュー
タ用に書かれたプログラムを走らせることができない。

これは重大な問題である。何故なら、アプリケージ璽ン
ソフトウエアプログラムを修正するか、別個にＬＣＤ装
置を有したコンピュータ用にプログラムを作らなければ
ならないからである。

従ってＬＣＤを有したコンピュータとＣＲＴを有したコ
ンピュータとの間に互換性が無いため、ＬＣＤを有した
コンピュータの製造業者にとっては市場戦略的に不利で
ある。

従って、従来は、ＣＲＴを有したコンピュータ用に書か
れたアプリケーン璽ンソフトクエアプログラムを変更す
ることなく使用することのできるＬＣＤを有した小型で
操作の簡単なポータプルコンピュータは無かった。

〔発明の目的〕

この発明の目的は、小形で操作の簡単なポータプルコン
ピュータを提供することである。

この発明の他の目的はポータプルコンピュータ用の小形
表示装置を提供することである。

この発明の他の目的はＣＲＴを有したコンピュータ用に
作られたソフトウェアプログラムと互換性のある液晶表
示装置を有したポータプルコンピュータを提供すること
である。

この発明の他の目的は、標準のＣＲＴ表示装置と同じ文
字数表示する液晶表示装置を有したポータプルコンピュ
ータを提供することである。

この発明の他の目的はカラー表示をエミュレートする液
晶表示装置を制御するシステムを提供することである。

〔発明の概要〕

この発明では、第１の制御回路が、スクリーンイメージ
ＲＡ　Ｍからの表示データを、表示データが同時に表示
装置の各セグメントに転送されるように多桁液晶表示装
置に転送する。第２制御回路はＡＳＣＩＩコードデータ
を、フォントパターンＲＡＭを用いてスクリーンイメー
ジデータに変換する。このシステムはＣＲＴ用に書かれ
たソフトウェアプログラムの制御によシ動作し、カラー
表示のエミユレーシヨンが可能である。

〔発明の実施例〕

第１　ｉａ１図は、この発明を利用したコンピュータの
斜視図である。このコンピュータは本体部１１と表示部
１３を有している。この表示部１３は本体部１ノとちょ
うつがいで取付けられ、閉じた状態すなわち折りたたん
だ状態が表示されている。コンピュータおよび表示装置
の小形化によシ、ポータプル性が計られている。

動作位置にある表示部１３を有したコンピュータが第１
　（ｂ１図に示されている。ＬＣＤ装置１５は表示部１
３内に含まれる。このＬＣＤ装置１５は一般的なＣＲＴ
と同じ文字数、例えば２５ライン×８０キャラクタ表示
するが、従来のコンピュータのＣＲＴ表示表示よシもは
るかに小さい。ＬＣＤ表示装貿１Ｓの下側前面部にキー
ボード１７が設けられている。この表示部１３は閉じる
と、キーボード１７を覆う保護カバーとなる。

第１（Ｃ）図は動作位置にある表示部１３を有したコン
ピュータの側面図である。支持部材１９（１は、キーボ
ード１７が最適動作が可能なように位置するように本体
部１１を支持する。２つのフロッピーディスゲドライブ
２ノは本体部１ノ内に設けられ、コンピュータに対して
互換性のある格納能力を提供している。

第２　（ａ１図はこの発明を具φ化したコンピュータシ
ステムを示すブロック図である。このコンピュータシス
テムはプロセッサ２０１を有し、このプロセッサ２０１
はデータおよび制御信号の双方向転送のための内部バス
２０３に接続されている。このプロセッサ２０）として
は例えば米国インテル社のモデル８０Ｃ８８マイクロブ
ロセツナが挙げられる。

このマイクロプロセッサはランダムアクセスメモリ（Ｒ
ＡＭ）とリードオンリメモリ（ＲＯＭ）の両方を有し、
これらのメモリはマイクロプロセッサの動作時に使用さ
れ、ＭＳＤＯ８およびＣＰ／Ｍ−８６オペレーテイング
システムと共に使用することもできる。

このコンピュータシステムの周辺部にはキーボードおよ
びディスクストレージサブシステムが設けられ、これら
はそれぞれ別個に内部パスに接続されている。連切なデ
ィスクチプシステムは第１（Ｃ）図に示すように１つ以
上の小形フロッピーディスクドライブ２ノを有している
。

液晶表示装置（ＬＣＤ）２０９は表示制御回路２１ノに
接続されている。この表示制御回路２１１は表示すべき
データおよび制御信号をＬＣＤ、？　ｏ　ｙに転送する
。次にＬＣＤ２０９は表示フォーマットを識別する信号
と共にステータス信号を表示制御回路２１１に送る。

表示制御回路２ノーは内部パス２０３に接続され、双方
向の信号のやシとシが行われる。表示メモリ２１３も又
内部パス２０３および表示制御回路２１ノに接続されて
いる。後述の説明で明らかな如く％ＬＣＤ２ｏ　ｓに表
示されるデータは、表示制御回路２ノーによシ表示メモ
リ２１３に対して格納および読出しが可能である。

プロセッサ２０ノは又内部バス２０３ｔ＃介して―］接
データを表示メモリ２１３に転送できる。

第２（ｂ）図は表示制御回路２１ノおよび表示袋＃２１
３のさらに詳細なブロック図である。ここＫＡ現化され
るように、表示制御回路２１ノは第１ＬＣＤ制御回路２
１９を有している。この第１ＬＣＤ制御回路２ノ９は表
示メモリ２１３からの表示データをＬＣＤ、２　ｏ　ｙ
に転送する。

ＬＣＤ２０９によ）発生されるステータス信号はＬＣＤ
２ｏ９から第１ＬＣＤ制御回路２ノ９に転送される。

第２ＬＣＤ制御回路２１７は内部パス２０３と表示メモ
リ２１３との間に接続され、表示メモリ２１３にＡＳＣ
ＩＩコード表示データを格納する際の制御と、ＡＳＣＩ
Ｉコード表示データをＬＣＤ２　ｏ　９に表示するのに
適したスクリーンイメージデータに変換する際の制御を
司る。

表示メモリ２１３は３つのセクションに分割され７’ｃ
ＲＡＭで構成される。すなわち、ＬＣＤに表示されるデ
ータを格納するＡＳＣＩＩコードＲＡＭ２２１と、ＡＳ
ＣＩＩコードＲＡＭ、？、？Ｊにも格納されるデータの
全部又は一部であってＬＣＤ２ｏ　９に表示するのに適
したフォーマットで格納するスクリーンイメージＲＡＭ
２；ｔ３と、ＡＳＣＩＩコードデータをスクリーンイメ
ージデータに変換する際に使用される変換データを格納
するフォントパターンＲＡＭ２２５である。

後述するように、第２ＬＣＤ制御回路２１７は多くの内
部レジスタを有しておシ、これらのレジスタはプロセッ
サ２０ノによりアクセス可能で６Ｄ％ＬＣＤ２０９を定
義し、制御するのに使用される。これらのレジスタの１
つが他のレジスタのロケーションを格納するメモリロケ
ーシゴンに対するポインタとして使用されるインデック
スレジスタ（図示せず）である。このインデックスレジ
スタはＯＵＴ命令を実行することによシプロセッサ２０
１にニジロードされるレジスタである。他のレジスタに
ロードするために、インデックスレジスタには初めに、
適切なレジスタアドレスがロードされ、データレジスタ
（図示せず）には、選択された制御レジスタに格納され
る情報がロードされ、ＯＵＴ命令がプロセッサ２０ノに
よシ実行される。

以下の表はＬＣＤ２０９の異る動作モードを　　　Ｒ１
１実行し制御するための制御レジスタ群とこれらレジス
タ　　Ｒ／Ｗ　　　　　記　述　　　　　　　　　　　
　　　　　Ｒ１３ＲＯ＊　　　　　　　　　　　　　　
　　　Ｒ１４ＲＩ　　　　　Ｗ　　　　水平表示（文字
）Ｒ１５Ｒ２＊　　　　　　　　　　　　　Ｒ１６Ｒ３
＊　　　　　　　　　　　　Ｒ１７Ｒ４＊　　　　　　
　　　　　　　Ｒ１８Ｒ５＊　　　　　　　　　　　　
　Ｒ１９Ｒ６Ｗ　　　　垂直表示（文字） Ｒ７＊　　　　　　　　　　　Ｒ２０ Ｒ８＊Ｒ２１ ＲＩＯＷ　　　　　カー”ｌｋ：Ｘ、９−　ト：Ｘ、ｊ
ｔヤｙＲ２３ラインアドレス（スキャン ライン）Ｒ２４ Ｗ　　　　カーソルエンドスキャンラ インアドレス（スキャンラ イン） Ｒ／Ｗ　　　　スタートアドレス（上位）Ｒ／Ｗ　　　
　スタートアドレス（下位）Ｒ／Ｗ　　　　カーソルア
ドレス（上位）Ｒ／Ｗ　　　　カーソルアドレス（下位
）＊ ＊ Ｗ　　　　動作モード Ｗ　　　　スキャンインターバルセレ クト Ｗ　　　　点滅インターバルセレクト Ｗ　　　　アンダーライン位置（スキ ャンライン） Ｗ　　　　フォントセレクト Ｗ　　　　バックグラウンド（ＢＧ） カラーテーブル Ｗ　　　　イメージメモリスタートア ドレス（高次） Ｒ２５Ｗ　　　　　イメージメモリスタートアドレス（
低次） Ｒ２６Ｗ　　　　　ビデオＲＡＭアドレスマスク Ｒ２７Ｗ　　　　　テストモード Ｒ２８Ｗ　　　　　テストステータス１Ｒ２９Ｗ　　　
　　テストステータス２Ｒ３０Ｗ　　　　　データルー
プバック（高次）Ｒ３１Ｗ　　　　　データループバッ
ク（低次）前記表中＊は塀在使用されていないことを示
す。

前記コントロールレジスタ内に格納された信号値の機能
とその意味について次に説明する。

Ｒ１：水平表示 ピッ）７−０：水平に表示され合計文字数。

範囲は２乃至０ＦＦＨ０格納 された値が実際のスクリーン サイズ（低解像モードで４０゜ 高解像モードで８０）に一致 しない場合、エラー。

Ｒ６：垂直表示 ピッ）７−０：垂直に表示される合計文字数。範囲は２
乃至０ＦＦＨ６ 格納された値が適切なスフ リーンサイズ（２５行）に 一致しない場合、エラー。

Ｒ９：最大スキャンラインアドレス とット７−４　無視 ピット３−０１文字のスキャンライン数よりも少いライ
ン数に対応 した値を格納する。範囲は Ｏ乃至０ＦＨ０ ＲＩＯ：カーソルスタートスキャンラインピット６−５
　表示カーソルのイネーブル又はディスエーブルを制御 する。

ビット６　ビット５ ０　　　０　　　カーソル表示あシ ０　　　１　　　カーソル表示なし １　　　　０　　　カーソル表示あシ 】　　　　　１　　　カーソル表示なしビット４　　　
無視 とット３−０　カーソルのスタートスキャンライン。

範囲はＯ乃至０ＦＦＨ０ 格納された値がＲ９（キャ ラクタスキャンラインサイ ズ）のビット３−０よシ大 きい時、このカーソルは表 示しない。

Ｒ１１：カーソルエンドスキャンライン（書込みのみ）
ビット７−４　無視されない。

ビット３−０　カーソルのエンドスキャンアドレス 範囲はＯ乃至０ＦＦ）（ 格納した値がＲ１０（カー ソルスタートスキャンアド レス）のビット３−０よ） 小さい時、カーソルは表示 できない。

Ｒ１２：キャラクタ／イメージバッファのスタートアド
レスが上位（読出し／ＩＦ込み）ピッ）７−６１Ｆ込み
時無視され、読出し時に零に戻る。

ビット５−０　キャラクタ／イメージバッファの相当ス
タートアドレ スの上位６ビツト。

Ｒ１３：キャラクタ／イメージバッファのスター　　　
１′ドアドレスが下位（読出し／ｌ’込み）ビット７−
〇　キャラクタ／イヌ−ジノくツファの相対スタートア
ドレ スの下位８ビツト。キャラ フタ／イメージバッフアレ ジスタの相対スタートアド レスは１４ビット幅なので １６にバイトのキャラクタ ／イメージバッファエリア がアクセス可能でおる。

Ｒ１４：カーソルアドレス上位（読出し／書込み）ビッ
ト７−６　書込み時無視され、読出し時に零に戻る。

ビット５−６　カーソルの相対アドレスの上位６ビツト
。

Ｒ１５：カーソルアドレス下位（読出し／書込み）ビッ
ト７−０　カーソルの相対アドレスの下位８ビツト。

カーソルレジスタの相対ア ドレスは１４ビット幅。そ れゆえ１６にバイトのキャ ラクタ／イメージバッファ エリアがアクセス可伜であ る。このカーソルアドレス がスクリーン外にあるとき カーソルは表示されない。

Ｒ１８：オペレーシ冒ンモード（書込みのみ）ビット７
　　　キャラクタモードにおけるキャラクタの属性の認
識を 制御する。０のとき白黒モ ードが選択される。１のと きカラー（エミエレーンヨ ン）モードが選択される。

ビット６　　　カラー／イメージバッファスキャン機能
のイネーブル 又はディスエーブルを制御 する。０のときスキャン機 能はディスエーブルになる。

１のとき、スキャン機能が イネーブルになる。メイン プロセッサが第２ＬＣＤコ ントローラのモードレジス タを寂更しているときは、 スキャン機能ハブイスニー プルになシスクリーンイメ ージＲｋＭ２２３、す々わ ちビデオバッファに格納さ れたデータの破壊を禁止す る。

ビット５　　　このビットが００とき、Ｒ９の最大スキ
ャンライン ルである。このビットが１ のとき、最大スキャンライ ンアドレスはト＋奇グラフ プルではなく、（Ｒ９の ”ＯＵＴ”命令は無視される） ７にセットされる。モノクロ ーム表示モードを選択すると このビットがセットされる。

ビット４−３　無視される。

ビット２−０　コード／イメージバッファのスキャンア
ドレスのマスクビ ット。コード／イメージバラ ファアドレスはこのマスク値 とスキャンアドレスレジスタ （１４ビツト）のＡＮＤを取 った値に等しい。

この機能によシコード／イメ ージバッファアドレス構造を 変えることができる。

Ｒ１９ニスキヤンインターバルセレクトとット７−４　
無視される。

ビット３−０　表示部２０９の各プレーン間の時間待ち
０なら、第１　ＬＣＤ コントローラ２１９は各プレ ーンのスキャン間で待たない。

Ｒ２０ニブ！ｊンクインターノくルセレクトビット７　
　画素の点滅用基本のロックを選択する。０のとき、キ
ャラ クタブジンクタイミングは第 ２ＬＣＤコントローラ２ノア スキャンフレームクロック （図示せず）に同期する。１ のとき、キャラクタブリンク タイミングはキャラクタダイ メージバッファスキャンクロ ツクに同期する。

ビット６−４　無視される、 ビット３−２　高速プリンクサイクルを制御する。プリ
ンクサイクルは次 のように規定される。

ビット３　　ビット２　　　除　数 １　　　　　０　　　　　１／Ｂ １　　　　１　　　　　”／１６ ビツト１−０　低速ブリンクサイクルを制御する。プリ
ンクサイクルは次 のように規定される。

ビット１　　ビットＯ約　数 ｏ　　　　　　　ｏ　　　　　　　１／３２１ｏ　　　
　　　１／１２８ Ｒ２１：アングライン位置とオーバスキャン書込み防止 ビット７　　　無視される。

ビット６−４　イメージメモリスキャンのリミットアド
レス この機能によ）、スクリーン イメージＲＡＭ２０９は、モ ードレジスタが変化したとき 書込み過ぎが防止される。

ビット３　　下線のラスクアドレス。範囲はＯ乃至０Ｆ
Ｈ０格納した値 がＲ９の最大スキャンライン アドレスよシ大きい場合、下 線は消える。

Ｒ２２：フォントセレクト ビット７−４　フォントパターンＲＡＭ２２５のアドレ
ス。このビット列は フォントＲＡＭ２２５のアド レスのビット１２−１５に使 用される。

ビット３　　　ハイライトモードの機能を選択する。格
納した値がＯのと キ、フォントアドレッシング のためのアドレスのビット１１ がＲ２２のビット１である。

（下記参照） 格納された値が１のときフォ ントアドレッシングのアドレ スのとット１１がキャラクタ 属性の”Ｉ”（輝度） ビット２　　　ハイライトモードの機能を選択する。格
納した値がＯのと き、高速プリンクがディスエ ープルになる。格納された値 が１のとき、高速プリンクが　　　　　１イネーブルに
なる。

ビットＩ　　　Ｒ２２のビット３が０のとき、フォント
アドレッシングのア ドレスのとット１１が同じ値 にセットされる。Ｒ２２のビ ット３が１のとき、無視され る。

ビットＱ　　　　Ｒ２３のスキャンラインの値が７以下
のとき、フォントア ドレッシングのアドレスのビ ット１０として使用される。

Ｒ２３：背景カラーテーブル とット７−０　カラーモードが選択されると（Ｒ１８の
ビット７が１のと き）、キャラクタ属性の背景 カラ一部がこのビットプレイ によりデコードされる。

背　景　属　性　　　背景カラー参照ビットＢＧ ０００　　　　　　ビット０ ０　０　１　　　　　ビット１ ０１０　　　　　　ビット２ Ｑｌｌ　　　　　　ビット３ １　０　０　　　　　ビット４ １　０　１　　　　　ピクト５ １　１　０　　　　　ビット６ １　１　１　　　　　　ビット７ 注：参照ビット＝０　　白の背景 ＝１　　黒の背景（逆ビデオ） Ｒ２４：イメージバッファのスタートアドレス上位（１
！Ｉ込み） ビット７　　　無視される ビット６−０　イメージノくツファのスタートアドレス
の最上位ピット Ｒ２５：イメージバッファのスタートアドレス下位（書
込み） ビット７−０　イメージバッファのスタートアドレスの
最下位ビット Ｒ２６：表示メモリ２１３アドレスマスク（書込み） ビット７　　　表示メモリ２１３のリード／ライトアク
セスをイネーブル 又はディスエーブルにする。

ビット６　　　無視される ビット５５−３ＲＡセレクト井１にょ夛プロセツ−ｆ２
０１から表示メモ リに供給される表示メモリア ドレスのビット１５−１３がこ のビットアレイによシマスフ される。

ビット２２−０ＲＡセレクト井２によシプロセツナ２０
１から表示メモ リに供給される表示メモリア ドレスのビット１５−１３がこ のビットアレイによシマスフ される。この結果、メモリア ドレス構成が増大する。

Ｒ２７：テストモード（書込み） ビット７　　テストモードを表示。格納した値がＯのと
き、ノーマルモ ードが選択される。格納した 値が１のとき、テストモード が選択される。テストモード の時ハ、スキャンコントロー ルセクシ嘗ンによりてのみメ モリアドレッシングがイネ− プルになプ、他のセクシ１ン からのメモリアドレッシング は無視される。

ビット６−３　無視される。

ビット２　　　ビデオＲＡＭのリードサイクルタイムを
制御する。０のと き、リードメモリサイクルタ イムが４マシン・クロッフサ イクルになる。

ビット０　　表示メモ’）２１３の書込みサイクルタイ
ムを制御する。１ のと＠書込みメモリサイクル タイムは５マシンクロツクサ イクルである。１のとき、書 込みメモリサイクルタイムは ４マシンクロツタサイクルで ある。

Ｒ２８：テストステータス１（リード）ビット７−０　
テストビットは診断の目的のために使用される。

Ｒ２９：テストステータス２（リード）とット７−０　
これらのビットは診断用に使用される。

Ｒ３０：データループパック上位（リード）とット７−
０　これらのビットは診断用に使用される。

Ｒ３１：データループパック下位（リード）ビット７−
０　これらのビットは診断のために使用される。

モードコントロールレジスタ これはＩ１０アドレス３０８Ｈを有した６ビツトレジス
タである。このレジスタは下記の如く表示制御回路２１
ノのステータスを制御する。

ビット７−６　無視される。

ビット５　　格納された値が１のとき、このビットはキ
ャラクタ背景輝 度をアルファニューメリツ゛ク モード用のブリンク属性機能 に変える。上位属性ビットが 選択されないと、１６の背景 カラー（又は輝度カラー）が 利用できる。ノーマルオペレ ージ叢ンでは、このビットは １にセットされプリンク機能 を可俸にする。

ビット４　　格納された値が１のとき、白黒のグラフィ
ックモードに対 し高分解モード（６４０Ｘ ２００）が選択される。モノ モードレジスタ又はグラフィ ツクモードレジスタを用いて ８つの色のうちの１つがこの モードにおけるダイレフトド ライブセットで選択（エミエ レーション用）できる。

とット３　　格納された値が１のとき、モード変化時に
ビデオ信号がイ ネーブルになる。

ビット２　　格納された値が００とき、カラーモードが
選択される。格 納された値が１のとき、白黒 モードが選択される。

ビット１　　格納された値がＯのとき、３２０　Ｘ２０
０グラフイツクモ ードが選択される。格納され た値が１のとき、アルファニ ニーメリックモードが選択さ れる。

３′１０　　格納さまた値力”００とき・　　　　　　
　１・４０キヤラクタ×２５ライン アルファニューメリックモー ド（低分解能）が選択される。

格納された値逅１のとき、 ８０キヤラクタＸ２５ライン アルファニューメリックモー ド（高分解能）が選択される。

下記リストはこのレジスタによりｉ択されるモードのリ
ストである。

ビット　５４３２１０　　　選択される機能１　０　１
　１　０　０　４０Ｘ２５白黒アルフアニユーメリツク １　０　１　０　０　０　４０Ｘ２５カラーアルフア二
二一メリツク（エミュレーション） １　０　１　１　０　１　８０Ｘ２５白黒アルフアニニ
ーメリツク １　０　０　０　０　１　　８０Ｘ２５カラーアルフア
二二一メリツク（エミュレーシヨン） Ｘ　　Ｏ１１１０３２０Ｘ２００白黒グラフイツクＸ　
　Ｏ１０１０３２０Ｘ２００カラーグラフイツク（エミ
ュレーション） Ｘ　　１　１　１　１　０　６００Ｘ２００白黒グラフ
イツク第３（ａ）図は画素３０１で構成されるＬＣＤ２
０９の概略図である。好適実施例では、ＬＣＤ２０９は
水平方向に６４０画素の分解能と、垂直方向に２５６画
素の分解能を有している。

ＬＣＤ２０９は２５行×８０キャラクタの表示能力を有
している。これはＣＲＴディスプレイに共通の構成であ
る。

画素３０１は各キャラクタセル３０１にグループ分けさ
れ、このセルは好適実施例では、３０１８（幅）ＸＩＯ
（Ｈさ）の画素アレイを有している。ＬＣＤＣ電装の通
常のキャラクタセルはセル３０５に示すように８×８の
アレイのような正方形の画素アレイである。幅よシも高
さの方が大きいキャラクタセルを用いると、ＬＣＤ装蓋
０信頼性が増大する。それゆえ好適実施例では方形のセ
ルを用いている。しかしながら、後述するように、キャ
ラクタセルのサイズはアプリケーションに柔軟性を持た
せるためプログラマブルである。好適実施例における文
字間およびライン間の間隔は各々１画素分てある。

好適実施例では、表示メモリ２１３は４８にバイトの容
量を有し、ＡＳＣＩＩコードＲＡＭ２２ノに１６にバイ
ト、スクリーンイメージＲＡＭｘ；ｔｓに２４にバイト
、およびフォントパターンＲＡＭ２２５に８にバイトが
割当てられている。表示制御回路２１１は４つの主要な
制御モードを有している。すなわち白黒のキャラクタモ
ード、カラーシュミレーションのキャラクタモード、カ
ラーシュミレーションのグラフィックモードおよびダイ
レクトビットマツプモードである。

いずれの制御モードにおいても、プロセッサ２０１によ
る表示データのリード若しくはライトオペレージ１ンは
ｇ２ＬｃＤコントローラ２１７を介して行われる。キャ
ラクタ表示モードが選択されると、第２ＬＣＤコントロ
ーラ２ノアは空いているナイクル毎にＡＳＣＩＩコード
ＲｋＭ２２１をスキャンし、相関する属性ビットに従っ
てＡＳＣＩＩコードキャラクタデータを、フォントパタ
ーンＲｋＭ２２５に格納されたフォントデータを用いて
スクリーンイメージデータに変換する。変換された表示
データはスクリーンイメージＲＡＭＪｊＪＫ格納される
。

グラフィックモードが選択された場合、第２ＬＣＤコン
トローラ２１７はＡＳＣＩＩコードＲｈＭ２２１に格納
された人８ＣＩＩコードグラフィックデータを適切な画
素イメージデータに　　　　′変換し、スクリーンイメ
ージＲＡＭ２２３に瞥込む。

ｇＩＬＣＤコントローラ２１９はスクリーンイメージＲ
ＡＭ２２３に格納された画素イメージデータをスキャン
し、ＬＣＤスキャンタイミングに従って表示を行うよう
にＬＣＤ；ｔｏｅＫイメージデータを転送する。フォン
トパターンＲＡＭ２２５は、空き時間中はプロセッサ２
０１によプアクセス可能である。

プロセラｆ２０１はＡＳＣＩＩコード表示データを２バ
イト、すなわちコード（又はデータ）バイトと属性バイ
トの形で、１ｉ２ＬｃＤコントローラ２１７に送る。ダ
イレクトビットマツプモードでは、プロセッサ２０１は
表示データを直接スクリーンイメージＲＡＭ２２３に送
る。

ダイレクトビットマツプモードを除くいずれかの制御モ
ードが選択された場合であυ、かつモードレジスタが臼
黒モード金示している場合、第２ＬＣＤコントローラ２
１７は、フォントバター〉・ＲｋＭ２２５をアクセスし
てＡＳＣＩＩコードデータな画素データに変換し、属性
バイトの値に従ってロジック動作全行う。モードレジス
タがカラーシュミレーションの場合には、行われる動作
は白黒の場合と殆んど同じだが、カラーの属性に相関す
るデータを選択された画素の白黒パターンに変換するた
めのカラーテーブルレジスタをアクセスするため、属性
バイトの処理が異る。カラーシュミレーションのグラフ
ィックモードが選択された場合、ＡＳＣＩＩコードＲＡ
Ｍ２．’Ｊに格納されたデータが、フォントパターンＲ
ＡＭ２．？５をアクセスすること無く、スクリーンイメ
ージＲＡＭ、？、？Ｊの適切なロケーシ璽ンに転送され
る。

リバースビデオキャラクタがスクリーンイメージＲＡＭ
２２３に格納されている場合、第２ＬＣＤコントローラ
２１７は背景カラーを黒く変え、文字を白くする。ブリ
ンクを指示する属性を有した文字がスクリーンイメージ
ＲＡＭ２２３に格納される場合、第２ＬＣＤコントロー
ラ２１７は表示装置２０９の指定部分に、全て白の文字
セルを有した文字データを、あるいは文字を逆ビデオで
表示する場合には、全て黒の文字セルの文字データを交
互に表示する。

第２ＬＣＤコントローラ２１７は強調された文字および
半階調映像の表示を行う。強調文字の場合には、第２Ｌ
ＣＤコントローラ２１７はフォントパターンＲＡＭ、？
　Ｊ　５に格納された第２フォントデータ群例えばボー
ルド（肉太文字）を、ＡＳＣＩＩコードデータをスクリ
ーンイメージデータに質換中に、アクセスする。半階調
は選択された文字の表示を全て白画素に変え、視覚的に
半階ｍ画像を供給することによシ行われる。

キャラクタ表示モードでは、キャラクタデータはキャラ
クタコードバイトおよび属性バイトの２文字を有してい
る。

次に白黒制御モードにおいて動作中の２バイトの定義を
示す。

１５１４１３１２１１１０９８　？　６５４３２１０Ｂ
ＬＲＧＢＩＲＧＢ キャラクタコード　　　　　　　　パックグラウンド　
フォーグラウンド（背景）　　　（前景） キャラクタの属性 ＢＬ：文字セルと、例えばパックグラウンドによシ定義
された全て白画素のセルを交互に表示させて属性を点滅
する。

■＝　この輝度により、交互フォントを選択することに
より強調した文字あるいはＬＣＤ２０９の応答時間よシ
も高いレートで点滅することにより減光した文字を表示
する。

パックグラウンドおよびフォーグラウンドの属性部は次
のようにコード化される。

パックグラウンド　フォーグラウンド ＲＧＢ　　　　ＲＧＢ ０００　　　００１　　下線 ０００　　　１１１　　黒文字／白ノくツクグラクンド 次にカラーシエミレーシ璽ンモードにおける２バイトの
文字データの定義を示す。ＬＣＤ２０９は当然多色表示
ができないので、色の属性はプログラム可能なしきい値
を有した特定の白黒の組合せに投影する。　　　　　　
　　　　　　ｌ′ＢＬＲＧＢＩＲＧＢ キャラクタコード　　　　　　　　パックグラウンド　
フォーグラウンド文字の属性 ＢＬ：通常の表示文字セルと、パックグラウンドによシ
定義される例えば、全て白画素の特定データによシ充た
されたセルとを交互させるために属性を点滅する。

ｌ：　交互フォントを選択して強調か又はＬＣＤ２０９
の応答時間よシ高いレートで点滅させることＫよ勺減光
のいずれかで文字を表示するために属性を強調する。

パックグラウンド：３ビツトの色の属性をビットアドレ
スとして使用しカラーテーブルレジスタをアクセスする
。

ＲＧＢ　　　　カラーテーブルレジスタのビットアドレ
スｏ　　ｏ　　ｏ　　　　　　　　　、。

１　　ｌ　　１　　　　　　　　　　　７カラーテーブ
ルレジスタのアクセスされたビットが０の場合、このキ
ャラクタセルは白の背景に黒の文字として表示される。

逆に１の場合には黒の背景に白い文字として表示される
。色の属性とセル表示の組合わせ間の対応は適切々値を
カラーテーブルレジスタにロードすることくよ）プログ
ラム可能である。フォーグラクンドピットは意味を持た
ない。

フォントパターンＲＡＭ、？、？　ｓｔＣ格納されたフ
ォントデータは常にセルとして取扱われ、表示セルサイ
プはプログラム可能である。ただしセル幅は８画素に固
定しであるが、８画素分解能のハードウェアを用いて１
６６画素低分解能モード）Ｋ拡張できる。文字セルの高
さは１からＦ画素迄プログラム可能である。

キャラクタセルはキャラクタ本体、キャラクタ間スペー
スおよびライン間スペースを含むトータルスペースとし
て定義される。フォントパターンＲＡＭ、）、？５では
、１セル内の８つの画素行が１バイトの表示データとし
て取扱われ、１バイト表示データのＭＯＢがスクリーン
上の最左端画素を表示し、ＬＳＢが最右端画素を表わす
。

８にバイトのフォントパターンＲＡＭ２２５は多重フォ
ント選択を実覗、するために、幅８画素、高さ８画素の
２５６のキャラクタパターンに対応した４つの２０４８
バイトのセグメントとして管理することができる。８画
素よシ大きな高さを有した文字セルを使用することＫよ
）２２の異るフォントに分け、２つの４０９６バイトの
セグメントに格納することができる。

表示セル円の特定の行に対する１６進の実際のバイトア
ドレスは次のように発生される。

アドレス＝Ｃ６０００Ｈ＋（ＦＳ１＊１０００Ｈ）＋（
ＦＳＯ＊８００Ｈ）＋（ＲＯＷ２＊ ４００Ｈ）＋　（ＲＯＷ１＊２００Ｈ）＋（ＣＤ＊２　
）＋ＲＯｗ。

Ｆ８１：フォントパターンＲＡＭセグメント選択ビット
の上位ピット、強調フォント がイネーブルであれば、このピットは 輝度ビットに変わる。

Ｆ　Ｓ　Ｙ　：フォントパターンＲＡＭセグメント選択
ビットの下位ピット。８画素よりも 大きな文字高さが選択された場合、こ のビットはＲＯＷ３によシ変わる。

ＲＯＷ３−ＲＯＷｏ　：　　これらの４ビツトはキャラ
クタセルの特別の行を表わす。文字の 高さが８画素より小さいかもしくは等 しい場合、ＲＯＷ　３は意味を持たない。

ＣＤ：　シンボルを含む２５６の異る文字の識別を可能
にする８ビツトキヤラクタコ ード。

グラフィック表示モードでは、表示されるグラフィック
データは８画素に対応するバイトとして取扱われ、スク
リーンイメージＲＡＭ２２５の１６にバイト内の記憶ロ
ケーションに直接転送される。スクリーンイメージＲＡ
Ｍ２２５は８にバイトの２つのセグメントに分かれ、各
セグメントは奇数行イメージメモリおよび偶数行イメー
ジメモリに対応する。偶数行イメージメモリは８０パイ
）Ｘ１００行（行０２行１．・・・行１９８）のイメー
ジデータを格納し、奇数行のイメージメモリは８０バイ
ト×１００行（行１、行２．・・・行１９９）のイメー
ジデータを格納する。

スクリーン上の８水平画素の特定グループに対する１６
進のバイトアドレスが次のように発生される。

ｙ　ドｖｘ　＝ＭＯＤ（ＲＯＷ／２　）＊ＢＡＯＯＯＨ
＋ＭＯＤ（（ＲＯＷ＋１）／２　）＊Ｂ８０００＋ＩＮ
Ｔ（ＲＯＷ／２）＊５０Ｈ＋ＣＯＬＭＯＤ　：モジエロ
機能を表わす ＩＮＴ：整数機能を表わす ＲＯＷニスクリーン上の最上性を行０としたスクリーン
上の行の垂万方向のロケーシ １ンカウント。

ＣＯＬ　：　８画素の最左端グループをＯとしたときの
８画素率位の水平方向のロケーシ 冒ンカウント。

第３（ｂｌ乃至第３（ｄ）はこの発明の別の特徴を概略
的に示す。ＬＣＤ２ｏ　ｓは１，２．又は４セグメント
又はプレーンで構成し得る。ＬＣＤ２０９を単一プレー
ンで構成した場合、データはＬＣＤ２０９上に文字毎又
はライン毎に転送され、表示される。しかしながら、Ｌ
ＣＤ２０９が多重プレーンに分割されている場合、プレ
ーン数に等しい多くの文字がスクリーンイメージＲｋＭ
２２３からＬＣＤ２０９に並行に転送し得る。

第３　（ｂ１図に示すように、単一プレーンのＬＣＤは
Ｌライン（例えば２５）を有し、各ラインはＮワード（
例えば８０）を有している。各ワードは表示される１文
字に対応する。表示される第１文字（キャラクタ）がス
クリーンイメージＲＡＭ３２３内のメモリアドレス人に
格納されていると仮定すると、Ａ＋Ｎ−１が第１ライン
の最後の文字のアドレスであ、９、Ａ＋（Ｌ−１）Ｎが
最後のラインの最初の文字のアドレスであ夛、最後のラ
インの最後の文字がアドレスＡ＋ＬＮ−１に格納される
。従って値りはライン番号でｌ）、値Ｎはライン内の文
字位置を意味するラインオフセットである。

第３（Ｃ）図は、ＬＣＤ；ｔｏ９がプレーン人とプレー
ンＢに分割された実施例を示す。ライン１−Ｌがプレー
ン人に含まれ、ラインＬ＋１−２ＬがプレーンＢＫ含ま
れる。ライン１のデータワード１がプレーンオフセット
アドレスＡ例えばＯに格納され、ラインＬ＋１のデータ
ワードｌがプレーンオフセットアドレスＢ例えばＢ；Ａ
＋ＬＮに格納される。

第３（ｄ）図はＬＣＤ；ｔｏｅが４つのプレーン、スナ
ワチフレーンＡ１プレーンＢ１プレーンＣおよびプレー
ンＤから成る実施例を示す。この実施例では、最大ライ
ンオフセラ）Ｎは第３Φ）図および第３（Ｃ）図の実施
例の場合の値の１／２にナル。プレーンＡ、プレーンＢ
、プレーンＣおよびプレーンＤの第１ラインの第１デー
タワードのアドレスは、それぞれａ＋Ｂ＝（Ｌ＋ｒ）２
Ｎ　、Ｃ＝Ｎ　、Ｄ＝（Ｌ＋１　）２Ｎ＋Ｎである。

第３（ｅ）図はＬＣＤ２０９が２つのプレーン、すなわ
ちプレーン人とプレーンＢを有する実施例においてスク
リーンイメージＲＡＭ２２３のアドレスとＬＣＤ２ｏｙ
のアドレスの対応を原略的に示す。プレーンオフセット
アドレス人が　　　１′スクリ一ンイメージＲＡＭ２２
３内のアドレス０に等しいと仮定すると、ワードはスク
リーンイメージＲＡＭ２．？Ｊから、アドレス０で始ま
プ、アドレスＬ（Ｎ−１）で終るＬＣＤｘｏｙのプレー
ンＡに転送される。プレーンＢ内ではアドレスＬＮ−２
ＮＬ−１に格納されたデータワードが表示される。

ＬＣＤｘｏｅが４つのプレーンで構成されている場合、
プレーンＡ、Ｂ、ＣおよびＤのプレーンオフセットアド
レスは、それぞれ０．Ｎ。

（Ｌ＋１）Ｎ、および（Ｌ＋１）Ｎ＋Ｎである。

第４図は表示データがスクリーンイメージＲＡＭ３２３
からＬＣＤ２０９に転送される第１　Ｉ、ＣＤコントロ
ーラ２１９のブロック図である。このブロック図は、デ
ータを表示し、表示データをスクリーンイメージＲＡＭ
、？　２３からＬＣＤ２ｏ　ｙに転送する丸めにＬＣＤ
ｘｏｅの表示ロケーシ雪ンを発生する回路を示す。

コンピュータシステムの開始詩例えば、プロる。この制
御値はＬＣＤ２０９内のプレーン数および各プレーン内
のワード数に関するものである。例えば、第４図はＬＣ
Ｄ５　ｏ　ｙがプレーン人乃至りを有する第１　ＬＣＩ
）コントローラ２１９の実施例である。従つてｒｅｇＡ
４０３は上述したプレーンオフセットＡを格納する。こ
のＡの値は、スクリーンイメージＲＡＭ３２３内の第１
ストレージワードがＬＣＤｚｏｙの行０のロケーンロン
ＯＫ表示される文字を格納している場合Ｏである。

同様にｒｅｇ　Ｂ　４　ｏ　５、ｒｅｇｃ４０７および
ｒａｇ　Ｄ　４　ｏ　９は、それぞれプレーンオフセッ
トＢ、プレーンオフセットＣおよびプレーンオフセット
Ｄの値を格納する。これらの値は、プレーンＣ，ブレー
ンＢおよびプレーンＤの最初の文字を表示する際のＬＣ
Ｄｘｏｅ上のロケ−シランに対応している。

ｒｅｇ　Ｂ　４　Ｊ　１はプレーンの各行の文字数に等
しい値がロードされる。ＬＣＤｘｏｅが１行に８０文字
表示すると仮定すると、第３山１および第３（Ｃ）図に
水子ＬｃＤ２０９の実施例の場合、ｒｅｇＥ４１１に格
納された値は８０であ夛、第３（６１図の場合ｒｅｇ　
Ｂ　４１１に格納される値は４０である。

レジスタ４０３乃至４０９の出力はマルチプレクサ４１
３の入力として供給される。信号ＰＬＮ８ＥＬＯおよび
ＰＬＮＳＥＬＩはマルチプレクサ４１３を制御してレジ
スタ４０３乃至４０９゛に格納された値を加算器４１５
の１つの入力に選択的に出力する。マルチプレクサ４１
３によって出力された値はブレーンＡ乃至りの１つに対
して１６ビツトのペースオフセットアドレスを構成する
。

加算器４１５の出力は、プレーン人乃至りの１つに対し
てＬＣＤ２０９上の文字位置の１６ビツトアドレスを構
成する。各プレーン人乃至りに対し加算器４１５によシ
出力された第１の値は、各プレーン人乃至り内のＬＣＤ
ｚｏ　ｙ上の第１表示ロケーシゴンに対応し、レジスタ
４０３乃至４０９に格納されたオフセット値に等しい。

１行の他の文字の各々に対しては、ベースオフセット値
をインクリメントする必要がある。このインクリメント
は加算器４１７、レジスタ４）９およびカウンタ４２１
によシ行われる。

ｒｅｇＥ４１１に格納された値は加算器４１７の１方の
入力に供給される。加算器４１１の他方の入力はレジス
タ４１９の出力、ＬＩＮ８Ａ０−１５を受取る。レジス
タ４１９の出力はさらにラインロード信号ＬＩＮＥＬＤ
の制御によりカウンタ４２１にロードされる。レジスタ
４１９は加算器４１７の出力を格納し、ラインエンド信
号ＬＩＮＥＥＮＤの制御のもとにその値をロードする。

この実施例では、種々のレジスタおよび加算器に格納さ
れた値は２の補数で表わされる。初めに、レジスタ４１
９とカウンタ４２１の値がＯＫ上セツトれる。カウンタ
４２１の値はデータレディ信号ＤＡＴＡＲＤＹによシ１
インクリメントされる。以下ＤＡＴＡＲＤＹの発生につ
いて述べる。

初めにラインワードレジスタ４２３Ｉ／ｃ各プレーンの
行に表示される文字数の１７２に等しい値がロードされ
る。従つて第３（ｂ）図および３（ｃ）図の実施例にお
いては、ＬＣＤｚｏ９が１行に８０文字表示すると仮定
すると、格納した値は４０になる。第３（ｄ）図の実施
例では、各行は２つのプレーンを有し、それゆえ、ライ
ンワードレジスタ４２３に格納される値は２ｏである。

この格納される値は、２つの８ビツトワードもしくはキ
ャラクタ−が１度に信号ＶＲＡＭＤＯ−１５としてスク
リーンイメージＲＡＭ２２３から転送されることを考慮
して決定される。

ラインワードレジスタ４２３に格納された値の２の補数
が、カウンタ４２５がオーバフローしたとき発生される
ＬＩＮＥＬＤの発生にょシタイミングカクンタ４２５に
ロードされる。タイミングカウンタ４２５は、ＤＡＴＡ
ＲＤＹ信号および局部クロック信号ＬＯＣＬＫを入力と
して受取るＯＲゲート４２９の出力の制御によシインク
リメントされる。タイミングカウンタに格納された値は
、スクリーンイメージＲＡＭ２２３からＬＣＤ２ｏ　ｇ
に転送される２ワードデータの数に相当する。

ラインナンバレジスタ４２９には、最初に、プレーン内
で表示されるライン数がロードされる。第３（ｂ１図の
実施例では、この数はＬＣＤ２０９上に表示できる最大
ライン数に等しい。

第３　（ｃ１図および第３（６１図の実施例において、
レジスタ４２９に格納される値は、ＬＣＤ２ｏ　９上に
表示できる最大ライン数の１／２である。これはＬＣＤ
ｘｏｙが垂直方向に２つのプレーンに分割されているた
めである。レジスタ４２９に格納されている値は２の補
数で表わされ、ＬＣＤ２０９の表示ライン内の全データ
が転送されるとインクリメントされる。オーバフローが
起こると、タイミングカウンタ４３１にはラインナンバ
レジスタに格納された値が再ロードされる。

当業者には明白であるように、表示パラメータすなわち
、ＬＣＤｚｏｙのライン数と１ライン当シの文字数はプ
ログラム可能である。これによシコンピユータに柔軟性
を持たせることができ、その結果ユーザにも柔軟性を与
えることＫなる。

スクリーンイメージＲＡＭ３２３からＬＣＤ２０９への
表示データの実際の転送ではレジスタ４４１，４４３，
４４５および４４７が使用される。これらのレジスタは
各々ＬＣＤ；ｔｏｙの異るプレーンに相関している。従
って表示されるデータがプレーンＡの場合にはレジスタ
人４４１％プレーンＢの場合にはレジスタＢ４４３、プ
レーンＣの場合にはレジスタＣ４４５およびプレーンＤ
の場合にはレジスタＤ４４１によシそれぞれ格納される
。

第３（Ｃ）図の実施例では２つのプレーンしかＬＣＤ２
０４？に設けられていないので、レジスタ人４４１とレ
ジスタＢ４４３が必要になる。

同様に第３（ｂ１図の単一ブレーンの実施例では、レジ
スタＡ４４）のみが利用される。

第４図示に示す４つのデータ転送路は全て同一であシ、
並列に動作するので、１つのデータ転送路のみについて
詳細に説明する。

スクリーンイメー；）ＲＡＭ２２３からの２ワ一ドデー
タＶＲＡＭＤＯ−１５はレジスタ４４１にロードされ、
信号ＰＬＡＮＡＳＴＢによυ並直列変換器４４８に対し
てシフト入力される。レジスタ人４４ノから並直列変換
器４４８へのデータのシフトによシ信号ＤＡＴＡＲＤＹ
Ａが発生され、ＡＮＤゲート４３０の入力に供給される
。

並直列変換器４４８はシフトレジスタ４４９人およびマ
ルチプレクサ４５１人で構成される。

シフトレジスタ４４９人に入力される１６ビツトデータ
人ＤＯ−１５は選択信号ＮＢＬＳＢＬＯおよびＮＢＬ８
ＥＬ１にょシ４ピット単位すなわちＮＡＯＯ−３、Ｎｉ
Ｏ２−７、ＮｉＯ２−１１、およびＮｉＯ１２−１５と
して出力される。

マルチプレクサ４５１人の出力はデータＰＬＡＮＤＯ−
３、！：　Ｌ’ＣＬＣＤ２　ｏ　ｙｃＤ７’　ｖ−ｙ　
　　’ＡＫ供給され、さらにバッファ４５３に供給され
る。

第４図から明らかなように、レジスタ４４３゜４４５お
よび４４７はそれぞれレディー信号ＤＡＴＡＲＤＹＢ　
、　ＤＡＴＡＲＤＹＣおよびＤＡＴＡＲＤＹＤを発生す
る。これらの信号はさらにＡＮＤゲーデー４３０に入力
され、その結果、レジスタ４４１−４４７の各々からシ
フトされた表示データがシフトされた後、タイミングカ
ウンタ４２５をインクリメントすることのできるハイレ
ベルの信号ＤＡＴＡＲＤＹが発生される。

ＬＣＤ、？　０９のプレーンが１枚又は２枚の場合には
適切な値がＡＮＤゲート４３０の入力に印加される。

動作中は、ＬＣＤ２０９の実施例に対応した初期値が、
上述した如くレジスタ４０３，４０５゜４０７．４０９
，４１１，４２３および４２９にロードされる。この値
は、ＬＣＤ２０９に含まれるプレーン数だけでなく１行
の文字数およびＬＣＩ）２　ｏ　ｙのライン数に反映さ
れる。加算器４１５は１」ＣＤ２０９の各プレーン内の
表示アドレスを出力し、マルチプレクサ４５１に一４５
１ＤはスクリーンイメージデータをＬＣＤ２０９に転送
する。

第３（６１図に示す如く、ＬＣＤ２０９が４つのプレー
ンで構成されていると仮定すると、データワニドは４つ
のマルチプレクサ４５１ｋ。

４５１Ｂ、４５１Ｃおよび４５１ＤによりＬＣＤ２０９
に転送される。２データワード、すなわち１６ビツトが
レジスタ４４１，４４３，４４５および４４７からシフ
トレジスタ４４９ｋ　。

４４９Ｂ、４４９Ｃおよび４４９Ｄに転送されると、信
号ＤＡＴＡＲＤＹは）１イレペルになりタイミングカウ
ンタ４２５および４２ノをインクリメントする。２０の
２ワードデータの転送が各シフトレジスタに対して成さ
れると、タイミングカウンタ４２ノおよび４２５はオー
ツくフローを起こす。この結果信号ＬＩＮＥＩ、Ｄが発
生され、カウンタ４２５がラインワードレジスタ４２３
に格納された値に再セットされ、タイミングカウンタ４
３１をインクリメントし、カウンタ４２１をレジスタ４
１９に格納した値にセツトし、レジスタ４１９に加算器
４１７の埃在出力値をロードする。

その結果、カウンタ４２１はインクリメントアドレスを
出力し、このアドレスはレジスタ４０３−４０９に格納
されたプレーンベースアドレスに加算され、各表示プレ
ーンの第２行のスクリーンアドレスを発生する。次に、
各プレーンの第２ラインに表示されるデータワードを加
算器４１５により出力されるスクリーンロケーション転
送する。ＬＣＤｚｏ”ｙの各プ、−ンの第２ラインのデ
ータが表示されると、第３およびその次のラインが表示
される。各プレーンの最後のラインが表示されると、タ
イミングカウンタ４３１はオーパフローシ、ラインナン
バレジスタ４２９に格納された値にリセットされる。こ
の結果レジスタ４１９が零にリセットされる。スクリー
ンイメージＲＡＭ、？　ｚ　ｓのデータは再びＬＣＤ、
？　ｏ　９に転送され、ディスプレイをリフレツシユし
、スクリーンイメージＲＡＭ２２３に格納されたデータ
の変化を反映するように表示されたデータを変化させる
。・第５図は第２ＬＣＤコントローラ２１７の詳細ブロ
ック図である。第２ＬＣＤコントローラ２１７は、上述
したステータスレジスタおよび制御レジスタと、ＣＰＵ
；ｔｏｚに対するアドレスとデータの転送路と、ＡＳＣ
ＩＩコードＲＡＭ２２１と、スクリーンイメージＲＡＭ
２２３と、フォントパターンＲＡＭ、？　２５と、およ
び相関する属性に従ってデータを修飾する回路とを有し
ている。

ステータスおよび制御セクン盲ン５０１はレジスタＲＪ
　、Ｒ６，Ｒ９−ＲＪ　ｓ、およびＲ１ｇ′−Ｒｘｖを
有している。これらのレジスタの機能については上述し
た。この実施例について以下述べる。

ＣＰＵＪ　０１からの８ビツトデータバスは（電号ＤＢ
Ｏ−７を供給する。メモリ２１ｊ内の３つのＲＡＭ２２
１．２２３および２２５に対す　　　＾）るデータバス
は信号ＭＢＯ−１５により表示される。ＣＰＵ２０　Ｊ
、メモリ２１３、および第２ＬＣＤコントローラ２１７
によシ共有されるメモリパスは信号ＡＯ−１５によシ示
される。

イニシャライズされると、セレクトレジスタロジック５
０３はアドレス信号ＡＯ−７の５ビツトによシ制御され
、ステータスおよび制御値に対する初期値を、ＣＰＵデ
ータバスＤＢＯ−７から適切な制御およびステータスレ
ジスタにロードする。イニシャライズ後、ステータスお
よび制御レジスタのいずれかの値を変更する必要がある
場合は、セレクトレジスタブロック５０３がイネーブル
にな＃）３１！Ｉｉ［、ｒＩなレジスタ又はレジスタ群
を再ロードする。

ＣＰＵ、）ＯＪから供給されたデータは２つの書込みデ
ータラッチ５０３および５０５を介してメモ’）２１３
に町接転送できる。データラッチはＣＰＵから転送され
た２つの８ビツトデータを並列に１６ピツトメモリバス
上にメモリデータＭＥＭＢＯ−ｉ５として転送する。

同様に、メモリ２１３から転送された１６ビツトデータ
、すなわちＩｕｌＥＭＩＯ−１５は、１対のリードデー
タラッチ５０１，６０９を介して２つの８ビツトデータ
ワードＣＰＵＤＩ　Ｏ−７としてＣＰＵ５　ＯＪＫ出力
し得る。メモリデータＭＢＭＩＯ−１５は、さらに上位
８ビツト、ＭＥＭＩ８−１５を入力するＡ８ＣＩＩコー
ドラッチ５１１および下位８ビツトＭＥＭＩＯ−７を入
力するＡｓｃＩＩＭ性ラッチ５ノ３に供給し得る。ＡＳ
ＣＩＩラッチ５１１，５１３はＡＳＣＩＩコードＲｈＭ
２２１からのデータを入力するために使用される。

ＡＳＣＩＩコードラッチ５１１の内容はフォントパター
ンＲＡＭ２２５のアドレスの下位８ピツ）ＡＯ−７とし
てメモリバスに転送される。

上位８ビツトはフォトセレクトレジスタＲ２２から入力
を受収るフォントセレクトロジック５１５によシ供給さ
れる。１６ビツトアドレスはＡＳＣＩＩコードデータに
対応したスクリーンイメージデータを格納するフォント
パターンＲＡＭ２２５内の特定メモリロケーションをア
クセスするのに使用される。ＡＳＣＩＩコードデ−夕の
実際のビット表示はフォントパターンＲＡＭ２２５内の
アドレスの一部として使用きれる。

フォントパターンＲＡＭｚ２ｓから戻された２ワードの
データはフォントデークラッチ５１７．５１９にラッチ
される。下位８ビツトが、属性処理回路５２ノおよび下
位８とットワードＡＯ−７としてメモリパスに供給する
ラッチ５１９に入力される。フォントデータラッテ５１
７は上位８ビツトを属性処理回路５２ノおよび上位８と
ットヮードＡ３−１５としてメモリパスに供給する。フ
ォントデークラッチ５１７．５１９から直接転送された
データビットはメモリパスによりスクリーンイメージＲ
−Ｍ２２３に転送される。

属性処理回路５２ノはデータラッｆ５１７゜５１９から
一度に８ビツトのデータを受取シ、属性制御回路５２３
により、修飾す′る。修飾されたデータは出力レギエラ
ーモードフォントデータラツデｓ；ｔｓ、５ｚｖ６るい
はボールド（強調）モードデータラッチ５２９．５３１
を介してメモリパスに供給される。ボールド（低分解能
）モードでは、各表示キャラクタはキャラクタセルの２
倍になる。

スクリーンイメージデータを格納するスクリ−ｙ　イメ
ージＲＡＭ２２３内のアドレスはイメージスタートアド
レスレジスタＲ２４、Ｒ２５からイメージスタートアド
レスＩＣＡＯ−１５を受取るカウンタ５４１により発生
される。加算回路５４３によシオフセット値がカウンタ
５４１の出力に加算される。このオフセットは加算器５
４５によ）発生され、この加算器５４５に接続されたラ
ッチ５４７に格納される。加算器５４３の出力は１６ビ
ツトイメ一ジプレーンアドレスＩＭＰＡＯ１５で構成さ
れ、メモリパスに供給される。１対のデータラッテ５４
９゜５５１が設けられ、ループバックデータＬＢＤＯ−
１５としてメモリパスからＣＰＵ２０１にイ　　　１１
メージプレーンアドレスを転送する。次ラインアドレス
ラッチ５５３，５５５はメモリノくスからのアドレスを
受取シ、加算器５５７を介してカウンタ５４１に又はル
ープバックデータとしてＣＰＵ２０　ＪＫ：供給する。

第６図は第５図に示した第２ＬＣＤコントローラ２１７
の好適実施例のロジック図である。

第６図に示すように、メモリパスは、ＣＰＵ２０１およ
び２１３からメモリパス俳号ＡＯ−１５を受取る１対の
８ビツトラツチ６０１゜６０３を有する。この信号ＡＯ
−７はラップ６０５に転送され、ＭＥＭＢＯ−７倍号に
なる。

とットＡ３−１１はラツｆ６θ７に転送されどットＭＥ
ＭＢ８−１１になる。ラッチ６０７からの上位４ピツ）
ＭＥＭＢＩ　２−１５は表示メモリアドレスマスクレジ
スタＲ２６によ〕供給される。ＣＰＵ２０ノに接続され
た８ビットデータバスＤｏ−７は、ＣＰＵデータＣＰＵ
ＤＯＯ−０７を出力する入力ラッチ６０９によシ入力さ
れる。データは出力ラッチ６１ノを介してＣＰＵｘ　０
１に転送される。第２ＬＣＤコントローラ内で使用てれ
るクロック信号は発振器６１３によシ発生され、ラッチ
６１５によシ出力される。

セレクトレジスタロジック５０３（第５図）はデコーダ
６２１，６２３およびＮＡＮＤゲート６２５−６４５に
よ多構成される。デコーダ６１７−６２３への入力には
信号ＲＥＧＳＥＬＯ−ＲＥＧ８ＢＬ４が含まれる。この
信号はラッチ６４１によシ出力されるＣＰＵデータビッ
トＣＰＵＤＩ　０−ＣＰＵＤＩ　４から成る。ラッチ６
２１．６２３は対応するステータスおよび制御レジスタ
の書込みを制御するイネーブル信号ＵＲＩ　８ＷＲ−Ｕ
Ｒ２７ＷＲを出力する。デコーダ６２３はさらにリード
イネーブル信号であるＵＲ２８ＲＤ−ＵＲ３１ＲＤを出
力する。

ＮＡＮＤゲート６２５−６２９および６３９−６４５は
それぞれＬＣＤコントロールレジスタライトイネーブル
償号信号９ＷＲ−ＵＲ２５ＷＲを出力する。ＮＡＮＤゲ
ート６３１−６３７はＬＣＤコントロールレジスタリー
ドコントロール信号ＵＲＩ　２ＲＯ−ＵＲＩ　５ＲＯを
出力する。

第７図はＣＰＵアクセスリクエスト信号を発生する回路
７０１を示す。この回路は第２　ＬＣＤコントローラ２
１７の動作においである役割を果すけれども、この発明
を理解する上で必要ないので、その詳細な説明を省く。

さらに第７図は、入力としてＣＰＵデータＣＰＵＤＯＯ
−０７を受取りそれぞれメモリパスＭＥＭＢ８−１５お
よびＭＥＭＢＯ−７に出力する沓込みデータラッチ５０
３，５０５の実施例を示す。同様に、入力としてＭＥＭ
Ｂ８−−１５およびＭＥ　Ｍ　Ｂ　Ｏ−７を受取り、出
力としてＣＰＵ２０１に転送されるＣＰＵＤＩＯ−７を
出力するリードデータラッチ５０７，５０９が示されて
いる。

第８図乃至第１０図は上述したステータスおよびコント
ロールレジスタの実施例を示す。モードコントロールレ
ジスタは、ＣＰＵデー９ＣＰＵＤＯＯ−０７に従ってプ
リンクイネーブル信号（ＢＬＫＥＮＢ　）、ビデオイネ
ーブル信号（ＶＩＤＢＮＢ　）　、グラフィックモード
信号（ＧＲＡＰＲＩＣ）および高分解能信号（ＨＩＲＢ
８）を選択的に出力するエツジトリガフリップフロップ
８０１によ）実現される。水平表示レジスタＲ１および
垂直表示レジスタＲ６は同様としてＣＰＵＤＯＯ−０７
を受取るエツジトリガフリップフロップ８６３，８０５
で実現される、キャラクタ／イメージバッファの開始ア
ドレス（上位）を格納するレジスタＲ１２は入力信号Ｃ
ＰＵＤＯＯ−０７を受取るエツジトリガフリップフロッ
プ８０７および入力信号ＣＰ　ＵＤＩＯ−７を受取るト
ランシーバ８０９により実現される。レジスタＲ１２に
書込むべきデータはフリップフロップ＆０７によシ供給
され、同様にレジスタＲ１２のデータはトランシーバ８
０９を介して転送される。

キャラクタ／イメージバッファの開始アドレス（下位）
を格納するレジスタＲ１３はエツジ−トリガフリップフ
ロップ８１１およびトランシーバ８１３で実現される。

レジスタＲ１３に書込まれるデータはエツジトリガフリ
ップフロップ８１１を介して供給され、レジスタＲ１３
から読まれたデータはトランシーバ８１３を介して転送
される。

レジスタＲ１４であるカーソルアドレス（上位）レジス
タにはエツジトリガフリップフロップ８１５により供給
される。トランシーバ８２７はレジスタＲ１４に格納さ
れた値をＣＰＵＪ　０１に転送する。同様に、カーソル
アドレス（下位）を格納するレジスタＲ１５はエツジト
リガフリップフロップ８１９およびトランシーバ８２１
により実現される。

最大スキャンラインアドレスを格納するレジスタＲ９は
エツジトリガフリップフロップ９０１によシ実現される
。カーソルスタートスキャンラインを制御するレジスタ
ＲＩＯはエツジトリガフリップフロップ９０３により実
現される。

インバータ９０６を介してフリップフロップ９０３に接
続されたＡＮＤゲート９０５はカーソル禁止信号Ｃ３Ｒ
ＩＮＨｉ発生する。カーソルエンドスキャンラインを制
御するレジスタＲ１１はエツジトリガフリップフロップ
９０７によ）実現される。フリップフロップ９０１，９
０３゜９０２は全て入力としてＣＰＵデータＣＰＵＤ０
０−０７を受取る。

動作モードレジスタＲ１８、スキャンインターバルセレ
クトレジスタＲ１９，およびプリンクインターバルセレ
クトレジスタＲ２０はそれぞれエツジトリガフリップフ
ロップ９０９゜９１１、および９１３で実現される。

下線部およびオーバースキャンプロテクシブンレジスタ
Ｒ２１、フォントセレクトレジスタＲ２２およびパック
グラウンドカラーレジスタＲ２３はそれぞれエツジトリ
ガフリップフロップ９１５，９１７および９１９で実現
される。

第１０図は、それぞれエツジトリガフリップフロップ１
００１，１００３．１００５および１００７によシ実現
されるイメージバッファスタートアドレス（上位）レジ
スタＲ２４、イメージバッファスタートアドレス（下位
）レジスタＲ２５、表示メモリマスクレジスタＲ２６、
およびテストモードレジスタＲ２７を示す。マルチプレ
クサ１００９はフリップフロップ１００５の出力を受取
り、ＡＮＤゲート１０１１゜１０１３．１０１５に供給
し、３ビツトの上位アドレスマスクビットを発生する。

第１テストステータスレジスタＲ２８、第２テストステ
ータスレジスタＲ２９、データループバック（上位）レ
ジスタＲ３０、データループバック（下位）レジスタＲ
３１はトランシーバ１０１７゜１０１９．１０２１およ
び１０２３を構成し、選択的にデータＣＰＵＤＩＯ−７
を出力する。

Ｋ１１図および１２図は、メモリ２１３をアクセスする
タイミングイド号を含む第２ＬＣＤコントローラ２１７
内で使用されるタイミングおよび制＃信号を発生する。

さらに、第１１図にはＬＣＤ２ｏ　ｚ、ＣＰＵ；ｔｏｌ
およびメモリ２１３へのアクセスを制御する信号ＬＣＤ
８ＥＬ。

ＣＰＵ５ＥＬおよび５ＣＮ８ＥＬを出力するＤタイプフ
リツブフロツプノ１０３を含むプライオリティエンコー
ダ１１０ノが示されている。タイミング回路の機能はこ
の発明の理解に必要無いのでその詳細な記述を省略する
。

第１３図はさらにタイミングおよびコントロール信号を
発生する回路を示す。スキャンコントロールシーケンサ
１３０ノはＡＳＣＩＩコードＲＡＭ２２１を読み、フォ
ントパターンＲＡＭ２２５をアクセスし、スクリーンイ
メージデータをスクリーンイメーｉ；／ＲＡＭ、？　２
　Ｊに書込むためのタイミングおよびコントロール信号
を発生する。

第１４図は、水平表示レジスタＲ１、垂直表示レジスタ
Ｒ６および最大スキャンラインアドレスレジスタＲ９に
接続されたカウンタおよびコンパレータ（第５図）の実
施例を示す。水平キャラクタカウンタ１４０１はレジス
タＲ１の内容に対応した第１人力群ＭＤＩＳＰＯ−７お
よびカウンタ１４０５，１４０７によシ発生され　　　
　ｌする第２人力群を有するコンパレータ１４ｏ３を有
している。カウンタ１４０５および、ｌ　４０７はＡＳ
ＣＩＩコードキャラクタが第２ＬＣＤコントローラ２１
７によりスクリーンイメージキャラクタに変換される毎
にインクリメントされる。

カウンタ１４０５，１４０７に格納されたカウント値は
レジスタＲ１に格納された現在の値に等しい、ラインエ
ンド信号ＬＩＮＥＮＤはＤフリップフロップＪ４０９に
より発生される。

垂可ラインカウンタ１４１ノは、垂直表示レジスタＲ６
により供給される第１人力群ＶＤＩ８ＰＯ−７およＵカ
’ｙンｙ　Ｊ　４　Ｊ　ｓ　。

１４１７により供給される第２人力群を有したコンパレ
ータ１４１３をＭしている。カウンタ１４１５．１４１
７はｌ、ＩＮＥＮＤ信号によりインクリメントされ、ス
クリーンイメージＲＡＭ２２３内に格納されたライン番
号を格納する。

カウンタ１４１５，１４１７に格納されたライン番号が
垂直表示レジスタＲ６の覗在値に等しいとき、Ｄフリッ
プフロップ１４１９はフレームエンド信号Ｌ］ＦＲＡＭ
ｋＮＤを発生する。

文字行アドレスカウンタ１４２１は最大スキャンライン
アドレスレジスタＲ９の内容を受取る第１人力群と、カ
ウンタＪ４２５に格納された値を受取る第２人力群を有
したコンパレータ１４２３から成る。カウンタ１４２３
の出力は最大性コントロール信号ＭＡＸＲＯＷである。

第１５図はフォントデータラッテ５１７゜５１９、ＡＳ
ＣＩＩコードラッチ５１１および属性ラッチ５１３の実
施例を示す。ＡＳＣＩＩコードワードに相関する属性の
値は属性ラッチによシ出力され、プリンクビット（ＢＬ
ＢＩＴ）　、パックグラウンドレッド（ＢＧＲＥＤ　）
、パッククラクンドグリーン（ＢＧＧＲＮ）　、パック
グラウンドブルー（ＢＧＢＬＵ）　、輝度ビット（ＩＢ
ＩＴ）、フォーグラクンドレッド（ＦＧＲＥＤ）　、７
オーグラウンドグリーン（ＦＧＧＲＥＮ）　、およびフ
ォーグラウンドブルー（ＦＧＢＬＵ）の制御信号を含む
。

信号ＢＧＲＥＤ　、ＢＧＧＲＮおよびＢＧＢＬＵはカラ
ーエミュレータマルテプレクｆ１５１０の選択信号とし
て使用される。マルチプレクサ１５１０に対する入力は
、パックグラウンドテーブルレジスタＲ２３の実施例で
あるエツジトリガフリップフロップ９ノ９の出力から成
る。

ＬＣＤ２　ｏｃｉは赤、緑、青の色を表示できないので
、カラーエミュレータマルチプレクサ７５０１はＢＧＲ
ＥＤ　、ＢＧＣ）ＲＮ、およびＢＧＢＬＵの値に応じて
表示２０９上の背景を明るくするか暗くするかを選択す
る。

第１５図は、カウンタ１４２５の出力ＲＯＷＯ−３ｉカ
ーソルスタートスキャンラインレジスタＲＩＯのカウン
ト値およびカーソルエンドスキャンラインレジスタＲ１
１のカウント値をそれぞれ比較するコンパレータ１５０
５および１５０２を有するカーソルタイミング回路１５
０３の実施例を示す。ＡＮＤゲート１５０９の入力はコ
ンパレータ１５０５，１５０７の出力に接続されている
。ＡＮＤゲート１５０９の出力Ｃ３ＲＰＯ８ＦｉＬＣＤ
ｚ　ｏ　ｙ上（Ｄ　カー　ソｋ　Ｏ表示を制御する。

白黒モード属性デコーダ１５１１は、キャラクタの全画
素を白として表示する無表示白制御信号Ｕ　Ｎ　ＤＷＨ
Ｔおよびキャラクタの全画素を黒で表示する無表示黒制
御信号ＮＤＢＬＫを発生する。デコーダ１５１）は、さ
ら（相関するキャラクタセルの全画素を反転した値で表
示する反転ビデオ信号ＲＶＶＴＤを発生する。

下線タイミングジェネレータ１５１３は、一方の入力群
がカウンタ１４２５の出力値を受取り、他方の入力群が
下線位置レジスタＲ２１に格納された値を受取るカウン
タ１５１５を有している。カウンタ１５１３およびデコ
ーダ１５１）の出力に接続されたＡＮＤゲート１５１７
は下線制御信号ＬＮＵＮＤＥＲを発生する。

第１６図は第５図の属性回路５２１の実施例である。１
対のトランシーバ１６０１および１６０３はフォントデ
ータライン５１７および５１９から並列に２データワー
ド（１６ビツト）′ｌ）を受取シ、各々８ビツトの２つ
のシリアルデータワードに変換する。次に各８ビツトデ
ータワードは属性ビットに従って並列に処理され、８ビ
ツトフオントデータワードＦＷＲＤＯ−７を発生する。

各ビットは同じように処理されるので、とットＯについ
てのみ詳細に説明する。

ビット０は２人力ＯＲゲート１６０５の一方の入力とし
て印炉される。ＯＲゲート１６０５の他方の入力には、
信号ＬＮＵＮＤＥＲおよびＮＤＢＬＫを入力とするＯＲ
ゲート１６０７の出力が入力される。ＬＮＵＮＤＥＲ又
はＮＤＢＬＫのいずれかが１　（ＴＲＵＥ　）にセット
されるとＯＲゲデーＪ　６０５の出力は１となシ、ピッ
）ＯＫ対応する表示部２０９の画素が黒く表示される。

ＯＲゲデー７６０５の出力はＡＮＤゲート１６０９の一
方の入力に印加される。ＡＮＤゲート１６０９は、ＬＣ
Ｄ；ｔｏｙの選択された位置の画素の点滅制御に基づい
たいくつかの機能を行う。この１つの機能としては、黒
と白の中間の階調として見えるように非常に高速に点滅
を生じる半階調がある。この機能は高周波の減光イネー
ブル信号ＤＩＭｇＮおよび高周波の減光点滅クリック信
号ＤＩＭＢＬＫを受取るＮＡＮＤゲート１６１１により
実現される。、ＡＮＤゲート１６１１はスイッチとして
機能し、高速でビットＯに対応する画素をオン、オフす
る。このスイッチングはＡＮＤゲートの第２人力を介し
て行われる。

画素は視覚的に認識できる速さで点滅することができる
。これはＡＮＤゲート１６１３およびＮＡＮＤゲート１
６１５によシ行われる。画素の点滅は、ＮＡＮＤゲート
１６１５の一方の入力である点滅ピッ）ＢＬＢＩＴによ
り制御される。ＮＡＮＤゲート１６１５の他方の入力は
ＡＮＤゲート１６１３の出力である。ＡＮＤゲーデー６
１３点滅クロりク償号信号ＡＲＢＬＫに従って点滅周波
信号を出力する。

ＡＮＤゲート１６０９の出力はＯＲゲート１６１７の一
方の入力に印加される。ＯＲゲート１６１７の他方の入
力にはカーソル点滅Ａ３１Ｄゲート１６１９の出力が印
加される。カーソル位置がビットＯに相関する画素を有
している場合、画素はカーソル点滅クロック信号Ｃ３Ｒ
ＢＬＫによシ決定される割合で点滅される。カーソル点
滅クロック信号Ｃ３ＲＢＬＫの周波数は、文字点滅クロ
ック信号ＣＨＡＲＢＬＫの周波数と異る、例えば２倍で
あることが望ましい。この結果、２つの信号が視覚的に
識別し得る。

ＯＲゲート１６１７の出力はＮＯＲゲート１６２１の一
方の入力に供給される。ＮＯＲゲート１６２１の他方の
入力には、カラーエミニレータ信号ＢＧＤＡＲＫおよび
ＲＶＶＩＤを受収るＯＲゲートの出力である。ＯＲゲー
ト１６１３はビットＯの値を変化させ背景カラーすなわ
ち黒又は白の選択によシカラー表示をエミエレートする
。

第１２図はＬＣＤ２０９の窩分解モードを遂行する回路
およびラッチ回路５２５乃至５３ノの実施例を示す。高
分解能モードでは、各キャラクタは低分解モードの２倍
のキャラクタセルｔ−有している。これは、１対の画素
が同一である４対の画素を制御する値を有するデータワ
ード群を発生することくより行われる。

属性処理回路５２１の出力、すなわちフォントデータ信
号ＦＷＲＤＯ−７はデータラッチ回路ｓ；ｔｙ　、５ｉ
ｒｓ（第１７図）に供給され、高分解能モードではそれ
ぞれ信号ＭＥＭＢ８−１５およびＭＥＭＢＯ−７として
出力される。通常の分解能（低分解能）モードでは、フ
ォントデータワードのビットＦＷＲＤ’４−７はラツｆ
＠路５２９に供給され、フォントデータワードのビット
ＦＷＲＤＯ−３はラッチ回路５３１に供給される。

データピッ）ＦＷＲＤ７はラッチ回路５２９の入力６お
よび７に供給されるのでピッ）ＭＥＭＢ１４およびＭＥ
ＭＢ１５は等しい値を有する。同様に、ラッチ回路５２
９の入力４および５はＦＷＲＤ６の値にセットされるの
で、ビットＭＥＭＢ１２およびＭＥＭＢ１３は等しい値
を有する。ビットＦＷＲＤＯ−５の各ビットは同様にラ
ッチ回路５２９および５３１の出力ピッ）　　　　　　
ＩＭＢＭＢＯ−１１にコピーされる。高分解モードか低
分解能モードかの選択は属性ビットＨＩＲＥＳＫよシ行
われる。グラフィックモードフォントデータ入力ＦＤＯ
−１５はラッチ回路１７０１゜１７０３を介してメモリ
パスＭＢＭＢＯ−１５に転送される。

第１８図は、ＡＳＣＩＩコードＲＡＭ２２１に格納され
たＡＳＣＩＩコードワードのアクセ３を、可能にし１表
示画像データへの変換をフォントデータを参照して行う
ことができるように、ＡＳＣＩＩコードＲｋＭ２２１の
アドレスを発生する回路を示す。ＡＳＣＩＩコードＲＡ
Ｍスタートアドレスは、コードバッファアドレスカウン
タ１８０１．１１１０３．１１１０５および１８０７へ
の入力としてレジスタＲ１２，Ｒ１３にょシ供給される
。カクンタノ８ｏ１．ノ８ｏ３゜１８０５および１８０
７に格納された値はインクリメントされ、ＡＳＣＩＩコ
ードＲｋＭ２２１に格納されたＡＳＣＩＩコードワード
のアドレスを順次出力する。

コンパレータ１８０９，１８１１はＡＳＣＩＩコードバ
ッファアドレスの出力を現在のカーンルアドレスと比較
しその結果に応じて信号ＣＵＲ８０Ｒお！　びＵＣＵＲ
８０Ｒをセットｆる。上述した如く、ｃＵＲ８ｏＲ信号
は、カーソルのロケーシ寥ンを特定するように、選択さ
れた画素の点滅を制御するのに用いられる。

第１９図はフォントデータＲＡＭ２２．５に格納された
フォントデータヘアクセスすることＫよＪＡ８ＣＩＩコ
ードデータを変換し、得られた画像データを格納する表
示画像ＲＡＭ２２３内のアドレスを発生する画像データ
アドレス発生器を使用した回路を示す。次のラインアド
レスラッチ回路５５３　５５５はメモリパスからメモリ
アドレスＭＥＭＢＯ−１５を受収り、そのアドレスをテ
スト用のループバックデータＪ、　Ｂ　ＤＯ−１５とし
てラッチ回路５４９，５５１に転送する。ラッチ回路の
出方はさらにインクリメント回路１９０１−１９０７に
供給され、そこでＭＢＭＢＯ１５の値が＋１される。イ
ンクリメントされたアドレスはトランンーパ１９ｏ９ノ
９１１に供給される。

１対のトランシーバ１９１３，１９１５はレジスタＲ２
４、Ｒ２５から画俳スタードアードレスを受取る。トラ
ンシーバ１９０９．１９１１の内容あるいはトランシー
バ１９１３．１９１５の内容は、カウンタ１９１７−１
９２３を構成する画像プレーンベースアドレスカウンタ
に選択的に供給される。カウンタ１９１７−１９２３は
、キャラクタセル内の全画素がｋｓｃＩＩコードデータ
からスクリーン画像データに変換される毎に１だけイン
クリメントされる。従ってカウンタ１９１７−１９２３
はキャラクタセル内の一番上の行の画素に対応するアド
レスを格納する。カウンタ１９１７−１９２３は、ＡＳ
ＣＩＩコードＲＡＭ２２１の最終行の最後の文字が処理
されると、トランシーバ１９１３．１９１５に格納され
た値にセットされる。

第２０図はＬＣＤ、２０９に表示される１ラインの文字
の鮫初に対応するスクリーンイメージＲＡＭ２２３内の
アドレスを発生する回路を示す。トランシーバ２０θｌ
、！００３は高分解能および低分解能モードにおけるＬ
ＣＤ、？（７９の表示ラインの文字数に対応する値を格
納する。

この値は、レジスタＲ１によりプリセットされる。

高分解能モードがＨＩＲＥＳによシ表示される場合、ト
ランシーバ２００）に格納される値ＨＤＩ８ＰＯ−７は
行オフセットラッチ回路２００５に転送される。低分解
能モードが信号ＵＨＩＲＥ８によシ示される場合、ＨＤ
ｒ８Ｐｘ　−ＨＤＩＳＰ７すなわちトランシーバ２００
３に格納されているＨＤＩＳＰＯ−７の値の半分に等し
い値が行オフセットラッチ回路２００５に供給される。

行オフセットラッチ回路は、加算器２００７゜２００９
によシ入力として最初に受取った値のＮ倍に対応するイ
メージオフセット信号ＩＭＯＦＦＯ−１１を発生する加
算器２００７−２０ノーおよびラッチ回路２０１３−２
０１７で構成される。値Ｎは、現在スクリーンイメージ
ＲＡＭ２２３に格納されているライン番号に等しい。従
って、ＩＭＯＦＦＯ−１１は、ＬＣＤ２０９に表示され
るラインの開始に常に相当する値である。

実行アドレス、すなわち覗在処理しているスクリーンイ
メージデータを格納するスクリーンイメージＲＡＭ２２
３内の物理アドレスＩＭＰＡＯ−１５は加算器２０ノ９
−２０２５によシ発生される。

加算、器２０１９−２０　ｊ　５ｉｊ信号ＩＭＯＦＦＯ
−１１によシ表わされるラインアドレスを文字アドレス
ＩＭＰＡＯ１５に加算する。

第２１図は、ＡＳＣＩＩコードＲＡＭ２．？Ｊのアドレ
スが処理されているのか、それともスクリーンイメージ
ＲＡＭ２２　ｊのアドレスが処理されているのかを制御
する信号ＵＣＢＲＥＮＢを発生するスキャンアドレスコ
ントロール信号発生器を使用する回路２１０ノを示す。

フォントセレクタ回Ｍ２１０３は、１対のトランシーバ
２１０５．２１０７によシ出力されるメモリアドレスＭ
ＨＭＢＯ−１５のピットＭＥＭＢ１０およびＭＥＭＢＩ
Ｉを発生すゐために設けられている。

このように、フォントデータＲＡＭ２２５内に格納され
た２つのフォントデータの１つが選択的にアクセスし得
る。

８２２図は、スキャンインターバルレジスタＲ１９に格
納された信号８ＣＮＩＶＯ−７を受取る第１の入力群と
、１対のカウンタ２２０５゜２２０７の出力を受取る第
２の入力群を有するコンパレータｚｚｏ３を含むスキャ
ンインターバルセレクタ回路２２０ノを示す。信号ＵＣ
ＨＩ８Ｔは、メモリ２１３のスキャンとＡＳＣＩＩコー
ドデータからスクリーンイメージデータへの変換を開始
するためにコンパレータ２０３の出力から発生される。

スキャンインターバルはレジスタＲ１９のカウンタを介
して選択可能である。最も長いインターバルでメモリを
リフレッシュすることによ）電力の節約を計ることがで
きる。

クロック分周回路２２０９は異る周波数を有するクロッ
ク信号ＲＡ　Ｔ　Ｅ　Ｏ−７を発生する。

これにより、異る周波数を有した、上述の点滅制御信号
Ｃ）ｉＡＲＢＬＫ　、Ｃ３ＲＢＬＫおよびＤＩＭＢＬＫ
を発生するための点滅インターバルセレクタ回路２２ツ
ノをイネーブルにする、第２３図および第２４図はメモ
リ２１３、およびメモリと入出力デコーディングのため
の回路の実施例を示す。メモリ２１３の動作の態様およ
び第２３図および第２４図に示す種々の回路は、当業者
にはここで述べた第２ＬＣＤコントローラ２１７の記述
から明らかであシ第２３図および第２４図の付加的記述
は必要無い。

【図面の簡単な説明】

第１（８１図乃至第１（Ｃ）図はこの発明が適用された
表示装置および表示制御回路を用いたポータプルコンピ
ュータの図； 第２（３１図乃至第２　（ｂ１図はこの発明が適用され
たコンピュータおよび表示システムのブロック図： 第３（ａ）図乃至第３（ｅ）図はこの発明が適用された
システム内の表示装置および表示メモリ間の関係を概略
的に示す図； 第４図はこの発明が適用されたコンビエータシステムに
おけるＬＣＤにスクリーン画像データを転送する制御回
路の詳細ブロック図；第５図はこの発明が適用されたコ
ンピュータシステムにおいてＡＳＣＩＩコードデータを
スクリーン画像データに変換する制御回路の詳細ブロッ
ク図；および 第６図乃至第２４図は第５図の制御回路の実施例を示す
詳細回路図である。 ２０１・・・プロセッサ、２０３・・・内部パス、２０
９・・・ＬＣＤ、２１１・・・表示制御回路、２１３・
・・表示メモリ、２１９・・・第１ＬＣＤ制御回路、２
１７・・・第２ＬＣＤ制御回路、２２１・・・ＡＳＣＩ
ＩコードＲＡ、Ｍ、２２５・・・フォントパターンＲＡ
Ｍ １゛ 出願人代理人　弁理士　　鈴　　江　　武　　彦手続補
正書（方式） 昭和　６９．１２．、ｉ！３　Ｂ 特許庁長官　　宇　賀　道　部　殿 １、事件の表示 特願昭６０−１８３１５４号 ２、発明の名称 カラー表示をエミーレートするための 液晶表示装置用制御システム ３、補正をする者 事件との関係　特許出願人 ７’−ｐ−ｙエネラル嘲コーポレーション４、代理人 昭和６０年１１月２６日 その訳文、図面

Claims (5)

【特許請求の範囲】
1. （１）表示用データ部と、前記表示用データ部がカラー
   表示装置に表示される前景色および背景色を示す相関制
   御部を有する表示信号を受取る手段と； 前景色および背景色の各組合わせを選択された白黒表示
   制御信号に変換し、前記制御信号を出力するカラーエミ
   ュレーション回路と； 前記カラーエミュレーション回路が対応する制御信号を
   出力するように前記表示信号の制御部を前記カラーエミ
   ュレーション回路に供給する手段と；および 前記表示信号の相関する制御部の変換後前カラーエミュ
   レーション回路により出力された対応する制御信号に従
   って前記表示信号のデータ部の値を設定するデータ変換
   回路。
2. （２）前記白黒表示装置は、第１の可視状態および第２
   の可視状態が可能な表示画素のマトリクスを有する液晶
   表示装置から成り、前記表示信号のデータ部は前記選択
   された表示画素を第１可視状態又は第２可視状態にする
   第１の値又は第２の値を有することを特徴とする特許請
   求の範囲第１項記載のシステム。
3. （３）前記カラーエミュレーション回路は、前記表示信
   号の制御部により示された前記背景色の選択された組合
   わせに応答して第２状態の制御信号を出力する背景色デ
   コーダと；および前記表示信号の制御部により示される
   前景色および背景色の選択された組合わせに応答して反
   転ビデオ信号を出力する前景色デコーダとで構成される
   ことを特徴とする特許請求の範囲第２項記載のシステム
   。
4. （４）前記データ変換回路は、 前記表示信号のデータ部を受取る第１入力部、第２入力
   部および出力部を受取るＮＯＲゲート回路と；前記反転
   ビデオ信号を受取る第１入力部と、第２状態制御信号を
   受取る第２入力部と、前記ＮＯＲゲート回路の第２入力
   部に接続された出力部を有したＯＲゲート回路で構成さ
   れ、前記ＮＯＲゲート回路は前記第２状態制御信号の発
   生に応答して第２可視状態を表示装置の表示画素に設定
   し、前記反転ビデオ信号の発生に応答して前記ＮＯＲゲ
   ート回路の前記第１入力端子に供給される値に対して反
   転した値を前記表示画素に設定する値を有するデータ部
   を出力することを特徴とする特許請求の範囲第３項記載
   のシステム。
5. （５）表示用データ部、および相関部がＣＲＴに表示さ
   れる前景色および背景色を示す相関する制御部を有し、
   カラー表示を行うＣＲＴを制御する表示信号を受取る手
   段と； 前記制御部に示した前景色および背景色に応答して表示
   制御信号を発生するカラーデコーダ回路と；および 前記表示部の値が補数が取られるが、第２階調表示を行
   うように表示装置を制御する値にセットするか、あるい
   は変更しないように前記表示制御信号に従って前記表示
   部の値を選択的に変え、それにより、液晶表示装置がＣ
   ＲＴ上に表示されるカラー表示に応答して選択された表
   示状態を設定する表示データ変換回路とで構成されるこ
   とを特徴とするＣＲＴのカラー表示をエミュレートする
   第１階調表示および第２階調表示を行うことのできる液
   晶表示装置の制御システム。