JPS61117632A - Watchdog timer - Google Patents

Watchdog timer

Info

Publication number
JPS61117632A
JPS61117632A JP59239177A JP23917784A JPS61117632A JP S61117632 A JPS61117632 A JP S61117632A JP 59239177 A JP59239177 A JP 59239177A JP 23917784 A JP23917784 A JP 23917784A JP S61117632 A JPS61117632 A JP S61117632A
Authority
JP
Japan
Prior art keywords
power
timer
information processing
processing system
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59239177A
Other languages
Japanese (ja)
Inventor
Tadao Takahashi
忠雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59239177A priority Critical patent/JPS61117632A/en
Publication of JPS61117632A publication Critical patent/JPS61117632A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To monitor the state at the system power-on time by connecting an automatic operation controller to an information processing system and providing a time out detecting means, a power supply state monitor means, etc. which are suitable for unattended operation of the system. CONSTITUTION:An automatic operation controller 5, a power supply controller 2, and a watchdog timer 4 are connected to an information processing system 1, and the timer 4 consists of time out detecting parts 10 and 14, a power supply state monitor part 13, a power-off command part 12, etc. If the power-on operation is not completed during the power supply to the system 1 to fail in power-on, the monitor part 13 receives the power supply signal as it is, and overflow occurs in a timer register part 13. The detecting part 14 detects the time out and reports this state to the monitor part 13, and the monitor part 13 outputs a power-off command to the controller 2 through the command part 12 to turn off the power source of the system 1. Thus, the timer 4, etc. are provided to monitor the state at the system power-on time, and the failure in power-on can be effectively coped with.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報処理システムの電源投入動作において使
用されるウォッチドッグタイマに関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a watchdog timer used in a power-on operation of an information processing system.

(従来の技術) 従来のウォッチドッグタイマ(WDT)では、情報処理
システムの電源投入動作が完了して情報処理システムが
立上った後、情報処理システムの異常がおるか否かを監
視し、ウォッチドッグタイマのタイムアウトを意味する
異常を検出した時には、市源制御装!に対して情報処理
システムの電源を切断する電源切断指令を出力していた
。列゛えば、I!8図は従来技術によるウォッチドッグ
タイマの一使用例を示すブロック図である。II8図に
おいて、1は情報処理システム、2は電源制御装置、ろ
はウォッチドッグタイマである。斯かるウォッチドッグ
タイマ3は自動運転制御装置と共1こ使用されていなか
った。
(Prior Art) A conventional watchdog timer (WDT) monitors whether or not there is an abnormality in the information processing system after the power-on operation of the information processing system is completed and the information processing system has started up. When an abnormality is detected that means the watchdog timer times out, the Ichigen Control System! It was outputting a power-off command to turn off the power to the information processing system. If you line up, I! FIG. 8 is a block diagram showing an example of the use of a watchdog timer according to the prior art. In FIG. II8, 1 is an information processing system, 2 is a power supply control device, and LO is a watchdog timer. Such watchdog timer 3 was not used together with the automatic operation control device.

(発明が解決しようとする問題点) 斯かる自動運転上の制限は、情報処理システムの電源投
入動作が失敗した時に、不必要に情報処環システムに含
まれた一部装置の電源が切断または投入状態のままに放
菫されるという欠点があったために加えられたものであ
る。
(Problem to be Solved by the Invention) Such a limitation on automatic operation is that when the power-on operation of the information processing system fails, some devices included in the information processing system may be unnecessarily powered off or This was added because there was a drawback that it was left unused.

本発明の目的は、中央処理装置からのタイマ・スタート
/リセット・コマンドを受取り、電源制御装置からあら
かじめ定められた時間内に情報処理システムに対して電
源を投入する状n信号を受取ることができないと電源制
御装置に対して情報処理システムの重厚緊急切断指令を
出力することによって上記欠点を除去し、情報処理シス
テムの電源投入時の状態も監視することができるように
構成したウォッチドッグタイマを提供することにある。
An object of the present invention is to receive a timer start/reset command from a central processing unit, and to receive a signal from a power supply control unit to turn on power to an information processing system within a predetermined time. Provided is a watchdog timer configured to eliminate the above drawbacks by outputting a serious emergency disconnection command for the information processing system to the power control device and the power supply control device, and also to monitor the state of the information processing system when the power is turned on. It's about doing.

(問題点を解決するための手段) 本発明によみウォッチドッグタイマは情報処理システム
と電源制all装置とに接続され、自動運転制御装置の
動作に関連して動作することができるものであって、タ
イムアウト検出手段と、電源切断状態監視手段と、1源
切断指令手段とを具備して構成したものである。
(Means for Solving the Problems) According to the present invention, a watchdog timer is connected to an information processing system and a power control all device, and can operate in conjunction with the operation of an automatic driving control device. , a timeout detection means, a power cutoff state monitoring means, and a single source cutoff command means.

タイムアウト検出手段は、情報処理システムの内部の中
央処理装置からタイマ・スタート/リセット・コマンド
を受取ってタイムアウトを検出するためのものでろる。
The timeout detection means may be for detecting a timeout by receiving a timer start/reset command from a central processing unit within the information processing system.

電源投入状態監視手段は、電源制御装閾から情報処理シ
ステムに効して電源を投入する状態信号を受取って状態
を監視するためのものでbる。
The power-on state monitoring means receives a state signal for turning on the power to the information processing system from the power control device threshold and monitors the state.

電源切断指令手段はタイムアウト検出手段ならびに電源
投入状態監視手段からの異常情報にもとづいて、電源制
御装置に対して情報処理システムの量源緊急切断指令を
出力するためのものでbる。
The power-off command means is for outputting an emergency power-off command for the quantity source of the information processing system to the power supply control device based on the abnormality information from the time-out detection means and the power-on state monitoring means.

(実施例) 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明によるウォッチドッグタイマの一使用
列を図示したブロック図でおる。@]図においては1は
情報処理システム、2は電源制御装考、4はウォッチド
ッグタイマ(WDT)、5は自動運転制御装置(AOC
)でろる。情報処理システム1とウォッチドッグタイマ
4とを接続する信号#j21は、情報処理システム1か
らのコマンド情報(向えば、タイマ・スタート/リセッ
ト−コマンド)の転送インターフェースである。情報処
理システム1と自動運転制御架f115とを接続する信
妥鞄22は、情報処理システム1から自動運転制御装置
5にt源投入/切断時刻情報等の情報を転送する情報転
送用のインターフェースである。ウォッチドッグタイマ
4と電源制御装置i12とを接続する傷畳線23は、角
源緊急切断指令信号繞である。信号線24は情報処理シ
ステム1の電源投入する時の投入状聾表示信号線である
。電源制御SIl装智2と情報処理システム1と接続す
る信号線25は一1情報処理システム1に対する電源制
御用のインターフェースである。自動運転制御装置5と
電源制a装f2とを接続する信号線26は、電源投入/
切断起動用のインターフェースでわる。
FIG. 1 is a block diagram illustrating one use of a watchdog timer according to the present invention. @] In the figure, 1 is the information processing system, 2 is the power supply control device, 4 is the watchdog timer (WDT), and 5 is the automatic operation control device (AOC).
) deroru. The signal #j21 connecting the information processing system 1 and the watchdog timer 4 is a transfer interface for command information (for example, timer start/reset command) from the information processing system 1. The trust bag 22 that connects the information processing system 1 and the automatic operation control rack f115 is an interface for information transfer that transfers information such as power on/off time information from the information processing system 1 to the automatic operation control device 5. be. The damaged wire 23 connecting the watchdog timer 4 and the power supply control device i12 is a corner source emergency disconnection command signal line. The signal line 24 is a power-on status display signal line when the information processing system 1 is powered on. A signal line 25 connecting the power control SIl system 2 and the information processing system 1 is an interface for controlling the power to the information processing system 1. The signal line 26 connecting the automatic operation control device 5 and the power supply control device f2 is connected to
It depends on the interface for disconnection startup.

第2図は、本発明によるウォッチドッグタイマ4を詳細
に説明したブロック図でめる。第2図において、ウォッ
チドッグタイマ4はコマンド解析部6と、タイマリセッ
ト部7と、タイマスタート部8と、第1のタイマレジス
タ部9と、第1のタイ4アウト検出部10と、クロック
パルス発生部11と、電源切断指令部12と、電源投入
状態監視部1ろと、第2のタイムアウト検出s14と、
第2のタイマレジスタ部15とから構成されている。同
図でA点はウォッチドッグタイマ4と、情報処理システ
ム1の中央処理装置との接続点でB点およびB 点はい
ずれもウォッチドッグタイマ4と電源制御装置2との接
続点である。
FIG. 2 shows a block diagram illustrating in detail the watchdog timer 4 according to the invention. In FIG. 2, the watchdog timer 4 includes a command analysis section 6, a timer reset section 7, a timer start section 8, a first timer register section 9, a first tie-out detection section 10, and a clock pulse A generation unit 11, a power-off command unit 12, a power-on state monitoring unit 1, a second timeout detection s14,
It is composed of a second timer register section 15. In the figure, point A is the connection point between the watchdog timer 4 and the central processing unit of the information processing system 1, and points B and B are both the connection points between the watchdog timer 4 and the power supply control device 2.

次に、上記本発明の実施例を詳細に説明する。Next, the embodiments of the present invention described above will be described in detail.

ある時刻になると自動的に電源の投入起動ができる自動
運転制御装置5から電源制御装#2に対して市原投入起
動信号が出され、電源制御装置12では情報処理システ
ム1の内部の各装管に対して電源投入動作を実行する。
At a certain time, the automatic operation control device 5, which can automatically turn on and start the power, sends an Ichihara power-on start signal to the power control device #2, and the power control device 12 turns on each pipe inside the information processing system 1. Executes power-on operation for.

同時に、聾源制御装■2からウォッチドッグタイマ4に
電源投入中の信号が送出されてきて、ウォッチドッグタ
イマ4の内部の電源投入状態監視部16で上記信号を監
視すると同時に第2のタイマレジヌタ都150カウント
アツプ動作を開始させる。
At the same time, a power-on signal is sent from the deaf source control device 2 to the watchdog timer 4, and the power-on state monitoring unit 16 inside the watchdog timer 4 monitors the signal, and at the same time, the second timer register signal is sent to the watchdog timer 4. 150 count up operation is started.

電源制御装WR2から情報処理システム1の内部に配贋
された各装置の電源投入動作が完了すると、電源制鉤装
@2はウォッチドッグタイマ4番こ送出されている笥源
投入中信号をリセットする。そこで、ウォッチドッグタ
イマ4の内部の嘗源投入状伽監視部13では上記の信号
のリセットを検出し、tA2のタイマレジスタs15の
カウントアツプを停止させ、第2のタイマレジスタ部1
5をリセットする。
When the power-on operation of each device disposed inside the information processing system 1 from the power supply control unit WR2 is completed, the power supply control unit @2 resets the power-on signal sent from watchdog timer No. 4. do. Therefore, the start status monitoring section 13 inside the watchdog timer 4 detects the reset of the above-mentioned signal, stops the count-up of the timer register s15 at tA2, and starts the second timer register section 1.
Reset 5.

この暗点で、情報処理システム1の中央処理袋#(図示
してない)からウォッチドッグタイマ4fこ対してIl
lのタイマレジスタ9をカウントアツプさせるためのカ
ウントアツプ開始コマンドが出力される。このコマンド
はコマンド解析部6で解析さね、タイマスタート部8に
対してタイマスタート指令が送出される。タイマスター
ト部8は、隼】のタイマレジスタ部9のカウントアツプ
を指令し、第1のタイマレジスタ部9はカウントアツプ
を開始する。
At this dark spot, the central processing bag # (not shown) of the information processing system 1 is connected to the watchdog timer 4f.
A count-up start command for counting up the timer register 9 of 1 is output. This command is analyzed by the command analysis section 6, and a timer start command is sent to the timer start section 8. The timer start section 8 instructs the timer register section 9 of the Hayabusa to start counting up, and the first timer register section 9 starts counting up.

この後は情報処理システム1の中央処理装置から一定時
間間隔で81のタイマレジスタ部9のタイマリセットコ
マンドが出力され、コマンド解析部6で解析され、タイ
マリセット部7に対してタイマリセット指令が送出され
る。タイマリセット部7ではmlのタイマレジスタ部9
なリセットし・siL】のタイマレジスタ部9は再度、
カウントアツプ動作を実施する。情報処理システム1に
何らかの異常が発生すると、中央処理装置W(図示して
ない)から第1のタイマレジスタ部9のタイマリセット
コマンドが出力されなくなり、!l】のタイムアウト検
出部10は簗】のタイルレジスタ部9のオーバーフロー
を検出して電源切断指令部12に電源の切断を指令する
。そこで、電源切断指令部12から1源制御装!2に電
源切断信号が出力され、情報処理システム101源が切
断される。
After this, the central processing unit of the information processing system 1 outputs a timer reset command for the timer register section 9 of 81 at fixed time intervals, which is analyzed by the command analysis section 6, and a timer reset command is sent to the timer reset section 7. be done. In the timer reset section 7, the ml timer register section 9
The timer register section 9 of [siL] is reset again.
Perform count-up operation. If any abnormality occurs in the information processing system 1, the timer reset command for the first timer register section 9 will no longer be output from the central processing unit W (not shown). The time-out detection unit 10 of [1] detects an overflow of the tile register unit 9 of [1] and instructs the power cut-off command unit 12 to turn off the power. Therefore, from the power cut-off command unit 12, a single source control device is installed! A power-off signal is output to 2, and the source of the information processing system 101 is cut off.

上の説明は、情報処理システム1に電源が正常に完了し
た場合における本発明のウォッチドッグタイマ4の動作
の一列でおる。
The above description is a series of operations of the watchdog timer 4 of the present invention when power to the information processing system 1 is normally completed.

次に、情報処理システム電源投入中に投入動作が完了し
ないで、1.源投入失敗の場合のウォッチドッグタイマ
4の動作を説明する。
Next, if the power-on operation is not completed during power-on of the information processing system, 1. The operation of the watchdog timer 4 in the case of power-on failure will be explained.

ウォッチドッグタイマ4の1源投入状聾監視部1Sは電
源投入中信号を受けた壕まにな)、隼2のタイマレジス
タ部15は停止されないでカウントアツプしたままの状
態となって第2のタイマレジスタ部150オーバーフロ
ーが発生する。そこで、第2のタイムアウト検出部14
ではタイムアウトを検出し、電源投入状態監視部13#
ここの状態を報告する。そこで、1.源投入状聾竪視部
13は電源切断指令部12に1源切断指令を出力して電
源sr御装@2に電源緊急切断指令を出力させ、情報処
理システム1の電源を緊急切断する。
When the power-on state deaf monitoring section 1S of the watchdog timer 4 receives the power-on signal, the timer register section 15 of the Hayabusa 2 remains in a count-up state without being stopped. An overflow occurs in the timer register section 150. Therefore, the second timeout detection unit 14
Then, the timeout is detected and the power-on status monitoring unit 13#
Report the status here. Therefore, 1. The power-on state deaf vertical viewing unit 13 outputs a one-source disconnection command to the power-off command unit 12, causes the power supply SR control unit @2 to output an emergency power-off command, and urgently disconnects the power of the information processing system 1.

なお、sL2のタイマレジスタ部2および第2のタイム
アウト検出部14は説明上、t4】のタイマレジスタ部
9および第1のタイムアウト検出部10とは別に分離し
ているものとしているが、実施にあたっては隼1のタイ
マレジスタ部9と第1のタイムアウト検出部10とに含
めて安価に実現することもできる。
Note that the timer register section 2 and second timeout detection section 14 of sL2 are assumed to be separate from the timer register section 9 and first timeout detection section 10 of t4 for the sake of explanation, but in implementation, It can also be included in the timer register section 9 and first timeout detection section 10 of Hayabusa 1 and realized at low cost.

(発明の効果) 本発明は以上説明したように、情報処理システムへ自動
運転制御装置を接続し、情報処理システムを無人運転す
Aのに適した複数手段を備えることによって1源投入の
失敗時にも不必要に情報処理システムの内部の一部装置
を電源投入状態のままに放置することがないという効果
がある。
(Effects of the Invention) As explained above, the present invention connects an automatic operation control device to an information processing system and provides a plurality of means suitable for A to operate the information processing system unmanned, so that when one source input fails, This also has the effect that some devices inside the information processing system are not left unnecessarily powered on.

【図面の簡単な説明】[Brief explanation of the drawing]

!1図は、本発明によるウォッチドッグタイマの使用例
を示すブロック図でらる。 第2図は、本発明によるウォッチドッグタイマを詳細に
示寸ブロック図である。 $8図は、従来技術によるウォッチドッグタイマの一例
を示すブロック図である。 1・・・情報処理システム 2・・・電源制御装置 ろ、4・・・ウォッチドッグタイマ 5・・・自動運転制御装置 6・・・コマンド解析部 7・拳・タイマリセット部 8・・・タイマスタート部 9.15・・争タイマレジヌタ検出部 10.14ψ・・タイムアウト検出部 11・・・クロックパルス発生部 12・・・電源切断指令部 1ろ・・・電源投入状態監視部
! FIG. 1 is a block diagram illustrating an example of the use of a watchdog timer according to the present invention. FIG. 2 is a detailed block diagram of a watchdog timer according to the present invention. Figure $8 is a block diagram showing an example of a watchdog timer according to the prior art. 1... Information processing system 2... Power supply control device, 4... Watchdog timer 5... Automatic operation control device 6... Command analysis section 7, fist/timer reset section 8... Timer Start part 9.15...Conflict timer register detection part 10.14ψ...Timeout detection part 11...Clock pulse generation part 12...Power cut-off command part 1ro...Power-on state monitoring part

Claims (1)

【特許請求の範囲】[Claims] 情報処理システムと電源制御装置とに接続され自動運転
制御装置の動作に関連して動作することができるウォッ
チドッグタイマであつて、前記情報処理システムの内部
の中央処理装置からタイマ・スタート/リセット・コマ
ンドを受取つてタイムアウトを検出するためのタイムア
ウト検出手段と、前記電源制御装置から前記情報処理シ
ステムに対して電源を投入する状態信号を受取つて状態
を監視するための電源投入状態監視手段と、前記タイム
アウト検出手段ならびに電源投入状態監視手段からの異
常情報にもとづいて前記電源制御装置に対して前記情報
処理システムの電源緊急切断指令を出力するための電源
切断指令手段とを具備して構成したことを特徴とするウ
ォッチドッグタイマ。
A watchdog timer that is connected to an information processing system and a power supply control device and can operate in conjunction with the operation of the automatic operation control device, and is capable of starting/resetting the timer from a central processing unit inside the information processing system. timeout detection means for receiving a command and detecting a timeout; power-on state monitoring means for receiving a state signal for powering on the information processing system from the power supply control device and monitoring the state; and a power-off command means for outputting an emergency power-off command for the information processing system to the power supply control device based on the abnormality information from the time-out detection means and the power-on state monitoring means. Features a watchdog timer.
JP59239177A 1984-11-13 1984-11-13 Watchdog timer Pending JPS61117632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59239177A JPS61117632A (en) 1984-11-13 1984-11-13 Watchdog timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59239177A JPS61117632A (en) 1984-11-13 1984-11-13 Watchdog timer

Publications (1)

Publication Number Publication Date
JPS61117632A true JPS61117632A (en) 1986-06-05

Family

ID=17040866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59239177A Pending JPS61117632A (en) 1984-11-13 1984-11-13 Watchdog timer

Country Status (1)

Country Link
JP (1) JPS61117632A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111176921A (en) * 2020-01-02 2020-05-19 英业达科技有限公司 Method for auxiliary testing of mainboard and mainboard

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111176921A (en) * 2020-01-02 2020-05-19 英业达科技有限公司 Method for auxiliary testing of mainboard and mainboard

Similar Documents

Publication Publication Date Title
JPH02148206A (en) Power unit
JPS61117632A (en) Watchdog timer
JPS6165319A (en) Trouble detection system of multiple power unit
JPS62102646A (en) Self-diagnosis system
JPS59148968A (en) Automatic operation device
JP2675645B2 (en) System failure monitoring device
JPS61169036A (en) System supervisory device
JPS631023B2 (en)
JPS63305499A (en) Alarm transmitter
JPH01120652A (en) Setting system for monitor time of input/output device
JPH01231622A (en) Power source control system
JPH05236676A (en) Process monitor
JPH05224784A (en) Computer device
JPS6215893B2 (en)
JPH0520767B2 (en)
JPH0526098B2 (en)
JPS61187056A (en) Abnormality monitor circuit of transmission unit for multidrop serial bus
JPH0588926A (en) Automatic switching circuit for monitor and control system
JPH03219319A (en) Power supply control system
JPH0271643A (en) Local area network
JPS6123256A (en) Supervisory unit
JPS62186118A (en) Remote control type combustion control device
JPH02271449A (en) Bus fault detecting system
JPS59225695A (en) Interruption control system
JPS61224757A (en) Switching control system for communication controller