JP2675645B2 - System failure monitoring device - Google Patents
System failure monitoring deviceInfo
- Publication number
- JP2675645B2 JP2675645B2 JP1308090A JP30809089A JP2675645B2 JP 2675645 B2 JP2675645 B2 JP 2675645B2 JP 1308090 A JP1308090 A JP 1308090A JP 30809089 A JP30809089 A JP 30809089A JP 2675645 B2 JP2675645 B2 JP 2675645B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- personal computer
- controlled device
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、パーソナルコンピュータ（以下、パソコン
という）等の主装置により被制御装置を制御するシスウ
テムの主装置自体を含むシステム全体の故障を監視し、
異常の有無を保守者等に報知するシステム故障監視装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention monitors a failure of the entire system including a main unit of a system that controls a controlled device by a main unit such as a personal computer (hereinafter referred to as a personal computer). Then
The present invention relates to a system failure monitoring device that notifies a maintenance person or the like of an abnormality.
（従来の技術） 従来より、主装置としてパソコンを使用し、目的の被
制御装置を蓄積した制御プログラムにより制御する、い
わゆるパソコン制御システムが知られている。このよう
なシステムは、これから増々開発が想定され、その信頼
性を向上させる対策が重要となってきている。そのた
め、この種のシステムには、異常の有無を監視するため
の故障監視装置が設けられている。(Prior Art) Conventionally, there is known a so-called personal computer control system in which a personal computer is used as a main device and a target controlled device is controlled by a stored control program. Such systems are expected to be developed more and more, and measures for improving their reliability are becoming important. Therefore, this type of system is provided with a failure monitoring device for monitoring the presence or absence of abnormality.
第２図は、従来のパソコン制御システムにおけるシス
テム故障監視装置の説明図であって、図中、１はパソコ
ン、２はインタフェース装置、３は制御対象である被制
御装置である。FIG. 2 is an explanatory diagram of a system failure monitoring device in a conventional personal computer control system, in which 1 is a personal computer, 2 is an interface device, and 3 is a controlled device to be controlled.
パソコン１は、パソコン１自身及び被制御装置３の動
作等を制御するための制御プログラムを備えるととも
に、送信回路1a、受信回路1bを有している。同様に、被
制御装置３も、受信回路3a、送信回路3bを有している。The personal computer 1 includes a control program for controlling the operations of the personal computer 1 itself and the controlled device 3, and also includes a transmission circuit 1a and a reception circuit 1b. Similarly, the controlled device 3 also has a receiving circuit 3a and a transmitting circuit 3b.
このようなシステムにおいては、パソコン１から制御
プログラムに基づいた動作指示信号CSが送信回路1aから
インタェース装置２を介して被制御装置３の受信回路3a
に送出される。被制御装置３は、受信した動作指示信号
CSに従って動作する。In such a system, the operation instruction signal CS based on the control program from the personal computer 1 is transmitted from the transmission circuit 1a through the interface device 2 to the reception circuit 3a of the controlled device 3.
Sent to Controlled device 3 receives the received operation instruction signal
Operates according to CS.
このとき、被制御装置３は動作指示信号CSを受信した
ことをパソコン１に知らせるため、送信回路3bから応答
信号RSをインタフェース装置２を介してパソコン１の受
信回路1bに送出する。At this time, the controlled device 3 sends a response signal RS from the transmission circuit 3b to the reception circuit 1b of the personal computer 1 via the interface device 2 in order to inform the personal computer 1 that the operation instruction signal CS has been received.
パソコン１は、動作指示信号CS送出から所定時間内に
応答信号RSが受信されると、被制御装置３側に故障がな
く正常に稼働中であることを認識する。一方、動作指示
信号CS送出かる所定時間内に応答信号RSが受信されなけ
れば、被制御装置３側に何らかの異常が発生したものと
認識し、図示しない表示装置等に異常発生を知らせるメ
ッセージ等を出力するようになっている。When the response signal RS is received within a predetermined time from the transmission of the operation instruction signal CS, the personal computer 1 recognizes that the controlled device 3 has no failure and is operating normally. On the other hand, if the response signal RS is not received within the predetermined time after the operation instruction signal CS is transmitted, it is recognized that some abnormality has occurred on the controlled device 3 side, and a message or the like notifying the abnormality occurrence to a display device (not shown) is displayed. It is designed to output.
（発明が解決しようとする課題） しかしながら、上記故障監視装置では、動作指示信号
CSに対する被制御装置３からの応答信号RSの有無をパソ
コン１で検出することにより故障監視を行っているの
で、被制御装置３のみの異常しか検出することができ
ず、また、動作指示中しか故障監視を行うことができな
いという欠点がある。(Problems to be Solved by the Invention) However, in the above failure monitoring device, the operation instruction signal is used.
Since the personal computer 1 monitors the failure by detecting the presence or absence of the response signal RS from the controlled device 3 to CS, only the abnormal condition of the controlled device 3 can be detected, and only when the operation instruction is issued. There is a drawback that failure monitoring cannot be performed.
また、一般的に、パソコン１自体は本体の故障を監視
する機能を備えておらず、パソコン１自身が故障した場
合は、システムにおける異常検出は不可能となる。即
ち、従来装置では、システム全体に亘り故障を検出する
ことができないという欠点があった。Further, in general, the personal computer 1 itself does not have a function of monitoring a failure of the main body, and when the personal computer 1 itself fails, it is impossible to detect an abnormality in the system. That is, the conventional device has a drawback that a failure cannot be detected over the entire system.
本発明は、かかる事情に鑑みてなされたものであり、
その目的は、簡易な構成で、システム稼働中における主
装置自身を含むシステム全体の故障を監視、検出でき、
異常の有無を早期、かつ、的確に報知することができる
システム故障監視装置を提供することにある。The present invention has been made in view of such circumstances,
The purpose is to monitor and detect the failure of the entire system including the main device itself while the system is operating with a simple configuration.
An object of the present invention is to provide a system failure monitoring device capable of promptly and accurately informing the presence or absence of an abnormality.
（課題を解決するための手段） 上記目的を達成するために、本発明では、主装置と、
その主装置の制御プログラムに基づいて制御する被制御
装置とを有するシステムの故障を監視するシステム故障
監視装置において、前記主装置または前記被制御装置の
いずれか一方に、前記制御プログラムの実行に基づき印
加する制御信号により所定周期のパルスを発生し送信す
るパルス発生手段を設け、前記被制御装置に、前記パル
ス発生手段により送信された前記パルスを受信し、その
受信周期の異常を検出するとともに、該被制御装置に供
給される電源の異常を検出し、その検出結果を報知する
検出報知手段を設けたことをその特徴とする。(Means for Solving the Problems) In order to achieve the above object, in the present invention, a main device,
In a system failure monitoring device for monitoring a failure of a system having a controlled device controlled based on a control program of the main device, in one of the main device or the controlled device, based on the execution of the control program A pulse generating means for generating and transmitting a pulse having a predetermined cycle by a control signal to be applied is provided, the controlled device receives the pulse transmitted by the pulse generating means, and detects an abnormality in the reception cycle, It is characterized in that a detection / informing means for detecting an abnormality of the power supply supplied to the controlled device and informing of the detection result is provided.
（作 用） 本発明によれば、システムの稼働中には、主装置によ
る制御信号によりパルス発生手段が起動され、パルス発
生回路からは、システム稼働中全般に亘って所定周期の
パルスが発生される。(Operation) According to the present invention, while the system is in operation, the pulse generating means is activated by the control signal from the main unit, and the pulse generating circuit generates pulses of a predetermined cycle throughout the operation of the system. It
この発生されたパルスは、被制御装置に設けられた検
出報知手段により受信される。検出報知手段では、受信
したパルスの受信周期の異常の有無が検出されるととも
に、被制御装置の電源供給の異常の有無が検出され、そ
の検出結果が保守者等に報知される。The generated pulse is received by the detection notifying means provided in the controlled device. The detection notification means detects whether there is an abnormality in the reception cycle of the received pulse, detects whether there is an abnormality in the power supply of the controlled device, and notifies the maintenance person or the like of the detection result.
（実施例） 第１図は、本発明に係るパソコン制御システムにおけ
るシステム故障監視装置の一実施例を示す構成図であ
る。第１図において、11は主装置としてのパソコン、12
はインタフェース装置、13は被制御装置である。(Embodiment) FIG. 1 is a block diagram showing an embodiment of a system failure monitoring device in a personal computer control system according to the present invention. In FIG. 1, 11 is a personal computer as a main device, 12
Is an interface device, and 13 is a controlled device.
パソコン11は、制御プログラムの実行に基づいた動作
指示信号CSを被制御装置13へ送信する送信回路111と、
制御信号CTLの入力毎に所定のパルスPLを発生し、被制
御装置13へ送出するパルス発生回路112を備えている。The personal computer 11 includes a transmission circuit 111 that transmits an operation instruction signal CS based on the execution of the control program to the controlled device 13,
A pulse generation circuit 112 that generates a predetermined pulse PL for each input of the control signal CTL and sends it to the controlled device 13 is provided.
制御信号CTLは、具体的には、第３図に示すように、
パソコン11に備えられた制御プログラムのメインルーチ
ンに追加した周期パルス発生ルーチンに基づいて、所定
時間Ｔ（例えば、１分）毎に、パルス発生回路112へ印
加されるように構成されている。Specifically, the control signal CTL is as shown in FIG.
Based on the periodic pulse generation routine added to the main routine of the control program provided in the personal computer 11, it is configured to be applied to the pulse generation circuit 112 every predetermined time T (for example, 1 minute).
被制御装置13は、パソコン11の送信回路111からの動
作指示信号CSを受信する受信回路131と、パソコン１の
パルス発生回路112から送出されたパルスPLを受信し、
その受信周期における異常性の有無を検出するととも
に、被制御装置13への電源供給の異常性の有無を検出
し、異常を検出したならば後記の警報装置等を作動させ
て、システムに異常が検出されたことを保守者等に報知
する検出報知回路132とを備えている。The controlled device 13 receives the receiving circuit 131 that receives the operation instruction signal CS from the transmitting circuit 111 of the personal computer 11 and the pulse PL that is transmitted from the pulse generating circuit 112 of the personal computer 1,
In addition to detecting whether or not there is an abnormality in the reception cycle, it also detects whether or not there is an abnormality in the power supply to the controlled device 13, and if an abnormality is detected, activate the alarm device, etc., described below, and the system becomes abnormal. A detection notification circuit 132 is provided to notify the maintenance person or the like of the detection.
第４図は、この検出報知回路132の構成図である。検
出報知回路132は、第４図に示すように、再トリガ機能
回路132aと、インバータ132bと、システムアラームリレ
ー（以下、単にリレーという）132cとから構成されてい
る。FIG. 4 is a configuration diagram of the detection notification circuit 132. As shown in FIG. 4, the detection notification circuit 132 is composed of a retrigger function circuit 132a, an inverter 132b, and a system alarm relay (hereinafter, simply referred to as a relay) 132c.
再トリガ機能回路132aは、例えば「74LS123」等から
なるICと、ICに接続された抵抗Ｒ及びコンデンサＣによ
り構成されている。The re-trigger function circuit 132a is composed of an IC such as "74LS123", and a resistor R and a capacitor C connected to the IC.
次に、この再トリガ機能回路132aの基本的動作につい
て、第５図のタイムチャートを参照して説明する。Next, the basic operation of the retrigger function circuit 132a will be described with reference to the time chart of FIG.
再トリガ機能回路132aは、入力端子Ａに第５図の
（ａ）に示すような、パソコン11から送出されたパルス
PLが入力されると、抵抗ＲとコンデンサＣの時定数によ
り一定時間のパルス幅Twを有するパルスPLWが出力端子
Ｑに出力される。即ち、論理レベル“Ｈ（ハイ）”の信
号が、時間Twの間出力される。The retrigger function circuit 132a uses the pulse sent from the personal computer 11 to the input terminal A as shown in FIG.
When PL is input, a pulse PLW having a pulse width Tw of a fixed time is output to the output terminal Q by the time constant of the resistor R and the capacitor C. That is, a signal of logic level "H (high)" is output during the time Tw.
さらに、この出力時間Tw間に、次のパルスPLが入力端
子Ａに入力されると、第５図の（ｂ）に示すように、前
回のパルスPLWの出力の有無にかかわりなく、２回目の
パルスPLを入力した時点から、パルス幅TwのパルスPLW
が出力端子Ｑから出力される。即ち、このように、何度
でもパルスPLを入力することにより、再トリガされて出
力端子Ｑから出力されるパルスPLWを論理レベル“H"に
維持することができる。Further, when the next pulse PL is input to the input terminal A during this output time Tw, as shown in FIG. 5 (b), the second pulse PLW is output regardless of the presence or absence of the previous output of the pulse PLW. Pulse PLW with pulse width Tw from the time of inputting pulse PL
Is output from the output terminal Q. That is, by thus inputting the pulse PL many times, the pulse PLW that is retriggered and output from the output terminal Q can be maintained at the logic level "H".
なお、パソコン11のパルス発生回路112から送出され
るパルスPLの出力周期は、再トリガ機能回路132aのいわ
ゆるタイムオーバ時定数Twより短くなるように設定して
ある。即ち、制御信号CTLの発生周期ＴをTwより短く設
定してある。The output cycle of the pulse PL sent from the pulse generation circuit 112 of the personal computer 11 is set to be shorter than the so-called time-over time constant Tw of the retrigger function circuit 132a. That is, the generation cycle T of the control signal CTL is set shorter than Tw.
インバータ132bは、再トリガ機能回路132aの出力端子
Ｑに接続されており、出力端子Ｑからの出力パルスPLW
の論理レベルを反転させる。The inverter 132b is connected to the output terminal Q of the retrigger function circuit 132a and outputs the output pulse PLW from the output terminal Q.
Invert the logic level of.
リレー132cは、一端子ａが電源（＋5V）に接続される
とともに、他端子ｂがインバータ132bの出力側と接続さ
れ、この他端子ｂに論理レベル“Ｌ（ロー）”の信号が
入力されると、即ち、システムが正常に稼働中は、接点
RL1側に作動している。一方、論理レベル“H"の信号が
入力された場合、または、インバータ132bの出力が論理
レベル“L"であってもリレー132cの一端子ａに接続され
ている電源の供給が停止した場合、接点RL2側に作動
し、これにより、接点RL2側に外部端子をもって接続さ
れた警報装置ALMが作動するように構成されている。In the relay 132c, one terminal a is connected to the power supply (+ 5V), the other terminal b is connected to the output side of the inverter 132b, and a signal of logical level "L (low)" is input to the other terminal b. That is, when the system is operating normally,
It is operating on the RL 1 side. On the other hand, when a signal of logic level "H" is input, or when the power supply connected to one terminal a of the relay 132c is stopped even if the output of the inverter 132b is logic level "L", It is configured to operate on the contact RL 2 side, whereby the alarm device ALM connected to the contact RL 2 side with an external terminal operates.
次に、上記構成による動作を説明する。 Next, the operation of the above configuration will be described.
まず、パソコン11では、制御プログラムが実行され、
これに基づいて動作指示信号CSが、送信回路111から送
出される。動作指示信号CSは、インタフェース装置12を
介して被制御装置13の受信回路131にて受信される。こ
れにより、被制御装置13は、その指示に従った動作を行
う。First, the control program is executed on the personal computer 11,
Based on this, the operation instruction signal CS is transmitted from the transmission circuit 111. The operation instruction signal CS is received by the receiving circuit 131 of the controlled device 13 via the interface device 12. As a result, the controlled device 13 operates according to the instruction.
この通常の動作と平行して、パソコン11では、上記し
た周期パルス発生ルーチンに基づいて、所定時間Ｔ毎
に、制御信号CTLがパルス発生回路112に印加される。こ
れに伴い、パルス発生回路132からパルスPLが、出力周
期Ｔをもって送出される。インタフェース装置12は、デ
ータバス（図示せず）の一部を使用してパルスPLを被制
御装置13に転送し、この転送されたパルスPLは、被制御
装置13の検出報知回路132にて受信される。In parallel with this normal operation, in the personal computer 11, the control signal CTL is applied to the pulse generation circuit 112 every predetermined time T based on the above-described periodic pulse generation routine. Along with this, the pulse PL is sent from the pulse generation circuit 132 at the output cycle T. The interface device 12 transfers the pulse PL to the controlled device 13 by using a part of the data bus (not shown), and the transferred pulse PL is received by the detection notification circuit 132 of the controlled device 13. To be done.
受信されたパルスPLは、再トリガ機能回路132aの入力
端子Ａに入力される。これにより、再トリガ機能回路13
2aの出力端子Ｑから論理レベル“H"（パルス幅Tw）のパ
ルスPLWが出力される。この出力パルスPLWは、インバー
タ132bにより論理レベル“H"から“L"に反転され、リレ
ー132cの他端子ｂに入力される。リレー132cは、論理レ
ベル“L"のパルス入力に伴い、接点RL1側に作動する。
従って、警報装置ALMは作動しない。The received pulse PL is input to the input terminal A of the retrigger function circuit 132a. This allows the retrigger function circuit 13
A pulse PLW of logic level "H" (pulse width Tw) is output from the output terminal Q of 2a. The output pulse PLW is inverted from the logic level "H" to "L" by the inverter 132b and input to the other terminal b of the relay 132c. The relay 132c operates on the contact RL 1 side in response to the pulse input of the logic level “L”.
Therefore, the alarm device ALM does not operate.
なお、検出報知回路132にて受信されるパルスPLの受
信周期はＴで、再トリガ機能回路132aのタイムオーバ時
定数、即ち、出力パルス幅Twより短く設定してあるの
で、パソコン制御システムが正常に稼働している間は、
再トリガ機能回路132aの出力パルスPLWは、論理レベル
“H"に維持される。従って、リレー132cは、正常稼働中
は、接点RL1側に常時作動しており、警報装置ALMは作動
しない。The reception period of the pulse PL received by the detection notification circuit 132 is T, and it is set shorter than the time-over time constant of the retrigger function circuit 132a, that is, the output pulse width Tw, so that the personal computer control system operates normally. While running
The output pulse PLW of the retrigger function circuit 132a is maintained at the logic level "H". Therefore, the relay 132c is always operating on the contact RL 1 side during normal operation, and the alarm device ALM does not operate.
ここで、例えば、パソコン本体11のIC等の部品あるい
は電源回路の故障、商用電源の切断等のいわゆるハード
ウェアの異常に起因して、実行プログラム処理が停止
し、パルス発生回路112からのパルスPLの出力が停止す
ると、再トリガ機能回路132aの出力は、時間Twを経過し
ても入力端子Ａに次のパルスPLが入力されないため、論
理レベル“L"となる。Here, for example, the execution program process is stopped due to a so-called hardware abnormality such as a failure of a component such as an IC of the personal computer main body 11 or a power supply circuit, a disconnection of commercial power supply, and the pulse PL from the pulse generation circuit 112 is stopped. When the output of 1 is stopped, the output of the retrigger function circuit 132a becomes the logic level "L" because the next pulse PL is not input to the input terminal A even after the time Tw has elapsed.
このため、インバータ132bを介して、リレー132cの他
端子ｂには、論理レベル“H"の信号が入力されることに
なる。これによりリレー132cは、接点RL1からRL2側へ作
動し、これに伴い警報装置ALMが作動し、システムに故
障が発生した旨が、保守者等に報知される。Therefore, the signal of the logic level "H" is input to the other terminal b of the relay 132c via the inverter 132b. As a result, the relay 132c operates from the contact point RL 1 to the RL 2 side, and accordingly, the alarm device ALM operates, and the maintenance person or the like is informed that a system failure has occurred.
また、被制御装置13の電源回路の故障等により該電源
の供給が停止すると、リレー132cの一端子ａ及び他端子
ｂとの間に電位差が生じないので、リレー132cは、接点
RL1からRL2側へ作動し、これに伴い警報装置ALMが作動
し、システムに故障が発生した旨が、保守者等に報知さ
れる。Further, when the supply of the power is stopped due to a failure of the power supply circuit of the controlled device 13 or the like, there is no potential difference between the one terminal a and the other terminal b of the relay 132c.
It operates from RL 1 to RL 2 side, and along with this, the alarm device ALM operates, and the maintenance personnel etc. are informed that a system failure has occurred.
なお、システム異常としては、上記したパソコン11自
体のハードウェアの異常及び被制御装置13の電源回路の
故障の他に、パソコン11上で動作中のプログラムの致命
的なエラー、バグ、破壊等に起因するソフトウェア異
常、インターフェース装置12の論理回路、電源回路等の
故障、被制御装置13の論理回路の故障、パソコン11,イ
ンターフェース回路12及び被制御装置13を接続する回線
の断線や混線等の異常を掲げることができる。すなわ
ち、これらのシステム異常が発生すると、パソコン11か
ら所定のパルスPLが送信されず、或いは、送信されたパ
ルスPLが検出報知回路132に到達せず受信されないこと
から、該システム異常を検出し報知することが出来るも
のである。As the system abnormality, in addition to the above-mentioned hardware abnormality of the personal computer 11 and the failure of the power supply circuit of the controlled device 13, there are fatal errors, bugs, destruction, etc. of the program running on the personal computer 11. Software error caused by it, failure of logic circuit of interface device 12, power supply circuit, etc., failure of logic circuit of controlled device 13, abnormality such as disconnection or cross-link of line connecting personal computer 11, interface circuit 12 and controlled device 13 Can be raised. That is, when these system abnormalities occur, the predetermined pulse PL is not transmitted from the personal computer 11 or the transmitted pulse PL does not reach the detection / informing circuit 132 and is not received. It is something you can do.
以上のように、本実施例によれば、簡易な構成で、被
制御装置13のみならず、パソコン11、インタフェース装
置12を含むシステム全体の稼働状態を監視でき、システ
ムに異常が発生した場合には、直ちに、かつ、的確に故
障発生を報知することができる。As described above, according to the present embodiment, the operating state of the entire system including not only the controlled device 13 but also the personal computer 11 and the interface device 12 can be monitored with a simple configuration, and when an abnormality occurs in the system, Can notify the occurrence of the failure immediately and accurately.
また、再トリガ機能回路132aの出力を用いて、リレー
132cの接点を切換え、駆動するように構成しているの
で、故障報知手段としての警報音、警報ランプによるも
の等、種々のものが選択的可能である。Also, using the output of the retrigger function circuit 132a,
Since the contacts of 132c are switched and driven, various ones such as an alarm sound and an alarm lamp as failure notification means can be selectively selected.
なお、本実施例では、パルス発生回路112をパソコン1
1側に設けた構成としたが、この構成は、パソコン11の
入出力ポートからの並列信号インタフェースを介した制
御方式で、かつ、被制御装置13が自己判断機能を備えて
いない、即ち、CPU等を備えていないタイプの場合に、
特に有効である。In this embodiment, the pulse generator circuit 112 is connected to the personal computer 1.
The configuration provided on the side 1 is a control method via a parallel signal interface from the input / output port of the personal computer 11, and the controlled device 13 does not have a self-determination function, that is, a CPU. In the case of the type that does not have
Especially effective.
また、パルス発生回路112を、パソコ11側ではなく、
被制御装置13側に設け、パソコン11から送出される制御
信号CTLによりパルスを発生するように構成しても、上
記した効果と同様の効果を得ることができる。In addition, the pulse generation circuit 112, instead of the Pasoco 11 side,
Even if it is provided on the controlled device 13 side and configured to generate a pulse by the control signal CTL sent from the personal computer 11, the same effect as the above-mentioned effect can be obtained.
（発明の効果） 以上説明したように、本発明によれば、簡易な構成
で、被制御装置のみならず、主装置、回線等を含むハー
ドウェア、ソフトウェアを問わずシステム全体の稼働状
態を監視できるとともに、システムの異常性の有無を早
期に、かつ、的確に保守者等に報知することができる。(Effect of the Invention) As described above, according to the present invention, the operating state of the entire system is monitored not only by the controlled device but also by the hardware including the main device, the line, etc. and the software. In addition, it is possible to notify the maintenance person or the like of the presence or absence of the abnormality of the system early and accurately.
第１図は本発明に係るシステム故障監視装置の一実施例
を示す構成図、第２図は従来のシステム故障監視装置の
説明図、第３図はパソコンの制御プログラムのアルゴリ
ズム、第４図は本発明に係る検出報知回路の構成図、第
５図は第４図の再トリガ機能回路の動作を説明するため
のタイムチャートである。 図中、11……パソコン、12……インタフェース装置、13
……被制御装置、112……パルス発生回路、132……検出
報知回路、132a……再トリガ機能回路、132b……インバ
ータ、132c……システムアラームリレー。FIG. 1 is a block diagram showing an embodiment of a system failure monitoring apparatus according to the present invention, FIG. 2 is an explanatory view of a conventional system failure monitoring apparatus, FIG. 3 is a control program algorithm of a personal computer, and FIG. FIG. 5 is a block diagram of the detection / informing circuit according to the present invention, and FIG. 5 is a time chart for explaining the operation of the retrigger function circuit of FIG. In the figure, 11 ... PC, 12 ... Interface device, 13
...... Controlled device, 112 ...... Pulse generation circuit, 132 …… Detection notification circuit, 132a …… Retrigger function circuit, 132b …… Inverter, 132c …… System alarm relay.
Claims (1)
基づいて制御する被制御装置とを有するシステムの故障
を監視するシステム故障監視装置において、 前記主装置または前記被制御装置のいずれか一方に、前
記制御プログラムの実行に基づき印加する制御信号によ
り所定周期のパルスを発生し送信するパルス発生手段を
設け、 前記被制御装置に、前記パルス発生手段により送信され
た前記パルスを受信し、その受信周期の異常を検出する
とともに、該被制御装置に供給される電源の異常を検出
し、その検出結果を報知する検出報知手段を設けた、 ことを特徴とするシステム故障監視装置。1. A system failure monitoring device for monitoring a failure of a system having a main device and a controlled device controlled based on a control program of the main device, wherein one of the main device and the controlled device is provided. In the above, a pulse generating means for generating and transmitting a pulse of a predetermined cycle by a control signal applied based on the execution of the control program is provided, and the controlled device receives the pulse transmitted by the pulse generating means, A system failure monitoring device comprising: a detection notification unit that detects an abnormality in a reception cycle, detects an abnormality in a power supply to the controlled device, and notifies the detection result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308090A JP2675645B2 (en) | 1989-11-28 | 1989-11-28 | System failure monitoring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308090A JP2675645B2 (en) | 1989-11-28 | 1989-11-28 | System failure monitoring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167610A JPH03167610A (en) | 1991-07-19 |
| JP2675645B2 true JP2675645B2 (en) | 1997-11-12 |
Family
ID=17976747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308090A Expired - Fee Related JP2675645B2 (en) | 1989-11-28 | 1989-11-28 | System failure monitoring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675645B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012242338A (en) * | 2011-05-23 | 2012-12-10 | Toshiba Corp | Control system provided with diagnostic pulse signal, and controller thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229301A (en) * | 1986-03-28 | 1987-10-08 | Shimadzu Corp | Runaway detecting device for control system using cpu |
| JPS62199980U (en) * | 1986-06-11 | 1987-12-19 | ||
| JPS6366603A (en) * | 1986-09-08 | 1988-03-25 | Iseki & Co Ltd | Automatically controlled runaway preventing system for agricultural machine |
-
1989
- 1989-11-28 JP JP1308090A patent/JP2675645B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03167610A (en) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112099412B (en) | Safety redundancy architecture of micro control unit | |
| JP2675645B2 (en) | System failure monitoring device | |
| JP2603805Y2 (en) | Supervisory circuit for a system with multiple functional components | |
| JPH10116211A (en) | System console fault informing system | |
| JPH02217099A (en) | Load controller | |
| JPS61169036A (en) | System supervisory device | |
| JP2531831B2 (en) | Network network communication status monitoring device | |
| KR100408266B1 (en) | Device for automatically recovering fault of computer system | |
| JP2745708B2 (en) | Digital data line error detection method | |
| JPH0526098B2 (en) | ||
| JPH0716190B2 (en) | Communication error monitoring device for communication system | |
| JPH01134655A (en) | On-line system trouble supervising system | |
| JP2886674B2 (en) | Line monitoring device and line monitoring method using the same | |
| JPH0691565B2 (en) | Operation monitoring device for partner processing device | |
| JPH02129736A (en) | Remote supervisory system for information processor | |
| JPH03219319A (en) | Power supply control system | |
| JPH01120652A (en) | Setting system for monitor time of input/output device | |
| JPS62175836A (en) | Health check system in data processing system | |
| JPH02308343A (en) | Trouble detection reporting system for microprocessor | |
| JPH02279040A (en) | Fault detection system for multi-processor system | |
| JPH027119B2 (en) | ||
| JPH03145249A (en) | Monitor control system for duplex system | |
| JP2001325117A (en) | Stand-by duplex system information processor and its system state checking method | |
| JPH04266245A (en) | Terminal fault monitor system | |
| JPS63158636A (en) | Processor trouble detection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |