JPS62229301A - Runaway detecting device for control system using cpu - Google Patents

Runaway detecting device for control system using cpu

Info

Publication number
JPS62229301A
JPS62229301A JP61072782A JP7278286A JPS62229301A JP S62229301 A JPS62229301 A JP S62229301A JP 61072782 A JP61072782 A JP 61072782A JP 7278286 A JP7278286 A JP 7278286A JP S62229301 A JPS62229301 A JP S62229301A
Authority
JP
Japan
Prior art keywords
pulse
program
cpu
output
runaway
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61072782A
Other languages
Japanese (ja)
Inventor
Nario Shibata
柴田 就生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP61072782A priority Critical patent/JPS62229301A/en
Publication of JPS62229301A publication Critical patent/JPS62229301A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the CPU runaway by using the interruption given to a pulse generating program which produces pulse signals in a prescribed cycle to carry out a working program and resetting the system in case the pulse signals are not produced for a prescribed period. CONSTITUTION:A working program 2a which performs the load control of a material tester T in response to the outputs of various detectors is written to a ROM 2 together with a pulse generating program 2b which produces pulse signals through a pulse monitor input/output port 4 in a prescribed cycle. A CPU 1 usually carries out the program 2b and the program 2a is executed as necessary with generation of an interruption signal. In case the CPU 1 has a runaway and does not carry out the program in a correct procedure, no pulse signal is supplied to a pulse check circuit 6 from the port 4. Then a system is reset by the output of the circuit 6 and the CPU runaway is avoided.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、例えば材料試験機のように、CPUを用いた
制御システムにおける、CPUの暴走を検知する装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a device for detecting CPU runaway in a control system using a CPU, such as a material testing machine.

〈従来の技術とその問題点〉 近年、材料試験機の制御にマイクロコンピュータを用い
たものが増えてきている。このような試験機の制御途中
において、激しいノイズ等の外乱が発生すると、マイク
ロコンピュータのCPUが暴走してしまうときがある。
<Conventional technology and its problems> In recent years, the number of materials testing machines that use microcomputers to control them has been increasing. If a disturbance such as severe noise occurs during the control of such a test machine, the CPU of the microcomputer may run out of control.

このような場合、正確な試験結果を得ることができなか
ったり、試験の続行が不可能となったりして、貴重な試
料を無駄にしてしまうことになるという問題があった。
In such a case, there is a problem in that accurate test results cannot be obtained or it becomes impossible to continue the test, resulting in a waste of valuable samples.

本発明の目的は、CPUの暴走を自動的に検知して上述
の如き問題の発生を未然に防止することのできる、CP
Uを用いた制御システムの暴走検知装置を提供すること
にある。
An object of the present invention is to provide a CPU that can automatically detect CPU runaway and prevent the above problems from occurring.
An object of the present invention is to provide a runaway detection device for a control system using the U.

く問題点を解決するための手段〉 上記目的を達成する為の構成を、実施例図面である第1
図を参照しつつ説明すると、本発明は、CPUIによる
ROMZ内の作業プログラム2aの実行により、材料試
験機T等のシステム制御を行う装置において、ROM2
に、所定の周期で所定のポート(パルス監視用入出力ポ
ート)4からパルス信号を出力させるパルス発生プログ
ラム2bを書き込む。そしてこのポート4には、あらか
じめ設定された時間以上パルス入力がないときに出力を
発生するパルスチェック回路6を接続する。
Means for solving the above problems〉 The configuration for achieving the above object is shown in the first example drawing.
To explain with reference to the drawings, the present invention is applicable to a device that controls a system such as a material testing machine T by executing a work program 2a in a ROMZ by a CPU.
A pulse generation program 2b for outputting a pulse signal from a predetermined port (input/output port for pulse monitoring) 4 at a predetermined period is written in the program. A pulse check circuit 6 is connected to this port 4, which generates an output when there is no pulse input for a preset period of time.

CPUIはパルス発生プログラム2bを実行し、作業プ
ログラム2aの実行はこのパルス発生プログラム2bへ
の割込みで処理するよう構成する。
The CPU is configured to execute a pulse generation program 2b, and execute the work program 2a by interrupting the pulse generation program 2b.

そして、パルスチェック回路6の出力により、この制御
システムをリセットし得るよう構成する。
The control system is configured to be reset by the output of the pulse check circuit 6.

〈作用〉 正常なシステム動作時においては、作業プログラム2a
は割込み処理によって実行され、パルス発生プログラム
2bへと戻る。従ってこのときには、ポー1−4からあ
る時間以内にパルスが発生ずる。ノイズ等によってCP
UIが暴走を始めると、パルス発生プログラム2bへと
戻らなくなり、その結果、ポー1−4からのパルスの発
生が滞る。このとき、パルスチェック回路6が自動的に
出力を発生してシステムをリセットするので、暴走の初
期においてシステムが停止されることになる。
<Operation> During normal system operation, work program 2a
is executed by interrupt processing and returns to the pulse generation program 2b. Therefore, at this time, a pulse is generated within a certain time from ports 1-4. CP due to noise etc.
When the UI starts running out of control, it does not return to the pulse generation program 2b, and as a result, generation of pulses from ports 1-4 is delayed. At this time, the pulse check circuit 6 automatically generates an output to reset the system, so the system is stopped at the initial stage of runaway.

〈実施例〉 本発明の実施例を、以下、図面に基づいて説明する。<Example> Embodiments of the present invention will be described below based on the drawings.

第1図は本発明実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

マイクロコンピュータはCPUI、ROM2゜RAM3
、および複数の入出力ポート4,5・・・5を備えてお
り、そのうちの一つが後述するパルスチェック回路6に
接続するパルス監視用入出力ポート4として用いられて
いる。また、他の入出力ポート5・・・5には、例えば
材料試験機Tの各種検出器にA−D変換器を介して、あ
るいは材料試験機Tの負荷波を発生する負荷波形発生装
置等に接続される。
Microcomputer is CPUI, ROM2゜RAM3
, and a plurality of input/output ports 4, 5, . . . 5, one of which is used as a pulse monitoring input/output port 4 connected to a pulse check circuit 6, which will be described later. In addition, other input/output ports 5...5 may be connected to various detectors of the material testing machine T via an A-D converter, or a load waveform generator that generates load waves for the material testing machine T, etc. connected to.

ROM2には、各種検出器からの出力に対応して、材料
試験機Tの負荷制御等を行う為の作業プログラム2aの
ほかに、第2図にそのフローチャートを示す如きパルス
発生プログラム2bが書き込まれている。このパルス発
生プログラム2bにおいては、第2図に示す如く、所定
の周期Tでパルス信号を発生し、その出力をパルス監視
用入出力ポート4を介してチェック回路6に供給する。
In addition to a work program 2a for controlling the load on the material testing machine T in response to outputs from various detectors, a pulse generation program 2b whose flowchart is shown in FIG. 2 is written in the ROM 2. ing. In this pulse generation program 2b, as shown in FIG. 2, a pulse signal is generated at a predetermined period T, and its output is supplied to the check circuit 6 via the pulse monitoring input/output port 4.

CPUIは通常、このパルス発生プログラム2bを実行
しており、作業プログラム2aは必要なときに割込み信
号の発生によって実行するよう構成されている。また、
この作業プログラム2aは、必要とするルーチンの終了
後に直ちにパルス発生プログラム2bに戻るようになっ
ている。
The CPUI normally executes this pulse generation program 2b, and the work program 2a is configured to be executed when necessary by generating an interrupt signal. Also,
This work program 2a is designed to immediately return to the pulse generation program 2b after completing the required routine.

パルスチェック回路6は、あらかじめ設定された時間以
上に亘ってパルス信号の入力がないときに出力を発する
回路で、例えば入力パルス信号によってリセットされる
タイマ等によって構成することができる。このパルスチ
ェック回路6の出力は、パルス監視用入出力ポート4か
らマイクロコンピュータに採り込まれるよう構成されて
おり、マイクロコンピュータはこの信号により強制的に
リセットされるよう構成されている。
The pulse check circuit 6 is a circuit that outputs an output when no pulse signal is input for a preset period of time or more, and can be configured by, for example, a timer that is reset by an input pulse signal. The output of this pulse check circuit 6 is configured to be input to the microcomputer through the pulse monitoring input/output port 4, and the microcomputer is configured to be forcibly reset by this signal.

以上の本発明実施例によると、システムが正常に作動し
ている場合には、作業プログラム2aの実行後に直ちに
パルス発生プログラム2bに戻るので、パルスチェック
回路6には常に定期的なパルス信号が入力され、出力を
発生することがない。
According to the above-described embodiment of the present invention, when the system is operating normally, the pulse generation program 2b is immediately returned to after execution of the work program 2a, so that a regular pulse signal is always input to the pulse check circuit 6. and no output is generated.

しかし、激しいノイズ等によってCPUIが暴走して正
しい手順でプログラムの実行がなされなくなると、作業
プログラム2aからパルス発生プログラム2bに戻らな
くなり、その結果、パルスチェック回路6にパルス信号
が入力せず、出力を発生してシステムが自動的にリセッ
トされることになる。
However, if the CPU goes out of control due to severe noise or the like and the program is no longer executed in the correct procedure, the work program 2a will not return to the pulse generation program 2b, and as a result, the pulse signal will not be input to the pulse check circuit 6, and the output will be This will cause the system to automatically reset.

なお、以上の実施例では、材料試験機の制御装置に本発
明を通用した場合について述べたが、本発明はこれに限
られることなく、CPUを用いた制御システムに広く応
用できることは勿論である。
In addition, although the above embodiment describes the case where the present invention is applied to a control device for a material testing machine, the present invention is not limited to this and can of course be widely applied to a control system using a CPU. .

く効果〉 以上説明したように、本発明によれば、CPU1が外乱
等によって暴走すると、パルスチェ・ツク回路6の出力
によっ自動的にリセットが掛けられるので、例えば材料
試験機等において貴重な試料を無駄にしてしまうような
ことを、未然に防止することができる。
Effect> As explained above, according to the present invention, when the CPU 1 goes out of control due to disturbance etc., it is automatically reset by the output of the pulse check circuit 6. It is possible to prevent things from going to waste.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例の構成を示すブロック図、第2図
はそのROM2に書き込まれたパルス発生プログラムを
示すフローチャートである。 1・・・CPU 2・・・ROM 4・・・パルス監視用入出カポ−ト ロ・・・パルスチェック回路
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 2 is a flowchart showing a pulse generation program written in the ROM 2. In FIG. 1...CPU 2...ROM 4...Input/output capotro for pulse monitoring...Pulse check circuit

Claims (1)

【特許請求の範囲】[Claims]  CPUによるROM内の作業プログラムの実行により
、システムの制御を行う装置において、上記ROMに書
き込まれ、所定周期で所定のポートからパルス信号を出
力させるパルス発生プログラムと、上記ポートに接続さ
れ、あらかじめ設定さた時間以上上記パルス信号の入力
がないときに出力を発生するパルスチエック回路とを備
え、上記CPUによる上記作業プログラムの実行は、上
記パルス発生プログラムへの割込みにより処理するよう
構成するとともに、上記パルスチェック回路の出力によ
り、当該制御システムをリセットし得るよう構成したこ
とを特徴とする、CPUを用いた制御システムの暴走検
知装置。
In a device that controls the system by executing a work program in the ROM by the CPU, there is a pulse generation program that is written in the ROM and outputs a pulse signal from a predetermined port at a predetermined cycle, and a pulse generation program that is connected to the port and set in advance. a pulse check circuit that generates an output when the pulse signal is not input for a period of time or more, and the CPU is configured to execute the work program by interrupting the pulse generation program; A runaway detection device for a control system using a CPU, characterized in that the control system can be reset by the output of a pulse check circuit.
JP61072782A 1986-03-28 1986-03-28 Runaway detecting device for control system using cpu Pending JPS62229301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61072782A JPS62229301A (en) 1986-03-28 1986-03-28 Runaway detecting device for control system using cpu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61072782A JPS62229301A (en) 1986-03-28 1986-03-28 Runaway detecting device for control system using cpu

Publications (1)

Publication Number Publication Date
JPS62229301A true JPS62229301A (en) 1987-10-08

Family

ID=13499301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61072782A Pending JPS62229301A (en) 1986-03-28 1986-03-28 Runaway detecting device for control system using cpu

Country Status (1)

Country Link
JP (1) JPS62229301A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03167610A (en) * 1989-11-28 1991-07-19 Nippon Telegr & Teleph Corp <Ntt> System trouble monitoring device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03167610A (en) * 1989-11-28 1991-07-19 Nippon Telegr & Teleph Corp <Ntt> System trouble monitoring device

Similar Documents

Publication Publication Date Title
US4072852A (en) Digital computer monitoring and restart circuit
JPH09305412A (en) Microcomputer having maximum interruption inhibition period mesuring function
JPS62229301A (en) Runaway detecting device for control system using cpu
JPH02287890A (en) One-chip microcomputer
JPS5846451A (en) Detection processing system for runaway of program
JP2570108B2 (en) Software debugging method
JPS62139050A (en) Instruction test system by control of maintenance and diagnosis processor
JP2990008B2 (en) Processor self-diagnosis method
JPH0328938A (en) Microcomputer device
JPH02272947A (en) Fault monitoring system
JPH03184133A (en) Pseudo fault generating mechanism for data processor
JPH01106231A (en) Abnormal processing detecting system
JPS6310242A (en) Controller
JPS598004A (en) Fail-safe circuit
JPS63289654A (en) Program branching instruction monitoring system
JPS6015749A (en) In-line tmp system
JPS58172761A (en) Watchdog circuit
JPS59216241A (en) Information processing device
JP2004151846A (en) Runaway detection device
JPS60254251A (en) Debug system
JPH05257745A (en) Runaway-monitoring system for microcomputer
JPS6375813A (en) Semiconductor integrated circuit device
KR960042360A (en) Watchdog Methods and Circuits
JPH0244437A (en) Fault detecting method
JPS61275943A (en) Abnormality detector for computer