JPS61116970A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS61116970A JPS61116970A JP59215086A JP21508684A JPS61116970A JP S61116970 A JPS61116970 A JP S61116970A JP 59215086 A JP59215086 A JP 59215086A JP 21508684 A JP21508684 A JP 21508684A JP S61116970 A JPS61116970 A JP S61116970A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- switch means
- bridge circuit
- circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は直流を交流に変換するインバータ装置に関する
ものである。
ものである。
［従来技術］
直流を交流に変換するために用いるインバータ装置は、
できるだけ歪が少ない対称波形の交流電圧を発生するも
のであることが望ましい。波形歪の少ない交流出力を発
生するインバータ装置として、本発明者は、第６図に示
す如く各辺にスイッチ素子（この例ではトランジスタ）
ＴＩ 、 Ｔ２ 。
できるだけ歪が少ない対称波形の交流電圧を発生するも
のであることが望ましい。波形歪の少ない交流出力を発
生するインバータ装置として、本発明者は、第６図に示
す如く各辺にスイッチ素子（この例ではトランジスタ）
ＴＩ 、 Ｔ２ 。
Ｔ３．Ｔ４を配置して構成したブリッジ回路と、該ブリ
ッジ回路の第１及び第２の入力端子ｂ１及びｂ２にそれ
ぞれ一端が接続された第１及び第２の直列スイッチ手段
Ｔ５及びＴ６と、カソードが前記ブリッジ回路の前記第
１の入力端子に接続された第１の逆流阻止用ダイオード
Ｄ７と、６６記第１の逆流阻止用ダイオードＤ７のアノ
ードにカソードが接続され前記ブリッジ回路の第２の入
力端子ｂ２にアノードが接続された第２の逆流阻止用ダ
イオードＤ８とを備えて、前記第１の直列スイッチ手段
Ｔ５の他端及び第２の直列スイッチ手段Ｔ６の他端をそ
れぞれ直流正極側入力端子１ａ及び負極側入力端子１ｂ
とし前記両逆流阻止用ダイオード［）７．［）８の接続
点を中性点１Ｃとしたインバータ主回路１と、前記イン
バータ主回路の前記正極側入力端子１ａと中性点１Ｃと
の間及び前記中性点１Ｃと負極側入力端子１ｂとの間に
それぞれ接続された出力電圧Ｅの直流量１２．２＝とを
備えて、前記ブリッジ回路の出力端ａ、ｂから交流出力
を得るインバータ、装置（特願昭５８−１２２１８４号
）を出願している。
ッジ回路の第１及び第２の入力端子ｂ１及びｂ２にそれ
ぞれ一端が接続された第１及び第２の直列スイッチ手段
Ｔ５及びＴ６と、カソードが前記ブリッジ回路の前記第
１の入力端子に接続された第１の逆流阻止用ダイオード
Ｄ７と、６６記第１の逆流阻止用ダイオードＤ７のアノ
ードにカソードが接続され前記ブリッジ回路の第２の入
力端子ｂ２にアノードが接続された第２の逆流阻止用ダ
イオードＤ８とを備えて、前記第１の直列スイッチ手段
Ｔ５の他端及び第２の直列スイッチ手段Ｔ６の他端をそ
れぞれ直流正極側入力端子１ａ及び負極側入力端子１ｂ
とし前記両逆流阻止用ダイオード［）７．［）８の接続
点を中性点１Ｃとしたインバータ主回路１と、前記イン
バータ主回路の前記正極側入力端子１ａと中性点１Ｃと
の間及び前記中性点１Ｃと負極側入力端子１ｂとの間に
それぞれ接続された出力電圧Ｅの直流量１２．２＝とを
備えて、前記ブリッジ回路の出力端ａ、ｂから交流出力
を得るインバータ、装置（特願昭５８−１２２１８４号
）を出願している。
；ｉ ［発明が解決しようとする問題点］この
インバータ装置においては、ブリッジ回路の各辺に配置
したスイッチ素子ＴＩ 、 Ｔ２ 、 Ｔ３ 。
インバータ装置においては、ブリッジ回路の各辺に配置
したスイッチ素子ＴＩ 、 Ｔ２ 、 Ｔ３ 。
Ｔ４と２つの直列スイッチ手段Ｔ５ 、Ｔ６とを所定の
パルス幅変調されたパルスによりオンオフさせることに
より、正弦波に近似したパルスの重畳波形を得ることが
でき、これをフィルタに通すことにより正弦波の交流出
力を得ることができる。
パルス幅変調されたパルスによりオンオフさせることに
より、正弦波に近似したパルスの重畳波形を得ることが
でき、これをフィルタに通すことにより正弦波の交流出
力を得ることができる。
このようにオンオフ制御により得られたパルスの重畳波
形は第７図の如くなるが、ここで出力＠ａ。
形は第７図の如くなるが、ここで出力＠ａ。
ｂに接続される負荷が容量性である場合には、該容量性
負荷に充電された充電電圧によってパルス重畳波形が２
ＥからＥに変化することができない。
負荷に充電された充電電圧によってパルス重畳波形が２
ＥからＥに変化することができない。
即ら、スイッチ素子Ｔ５ 、ＴＩ 、Ｔ４ 、Ｔ６がオ
ンとなって容量性負荷にパルスＰ１の２Ｅの電圧が端子
ａ側を正極として加っている状態から、負荷への電圧を
パルスＰ２のεにするべくスイッチ素子Ｔ５ 、 ＴＩ
、 Ｔ４ 、をオンとした場合には、回路的には電圧
Ｅのみが加わる状態となるが、容量性負荷に充電された
２Ｅの電圧の放電回路が形成されないためＥの大きさに
電圧が変化することができない。従って、従来のこの種
のインバータ へ装置においては負荷が容量性で
あるときはパルス幅変調による制御ができず使用するこ
とができないという問題があることが判明した。
ンとなって容量性負荷にパルスＰ１の２Ｅの電圧が端子
ａ側を正極として加っている状態から、負荷への電圧を
パルスＰ２のεにするべくスイッチ素子Ｔ５ 、 ＴＩ
、 Ｔ４ 、をオンとした場合には、回路的には電圧
Ｅのみが加わる状態となるが、容量性負荷に充電された
２Ｅの電圧の放電回路が形成されないためＥの大きさに
電圧が変化することができない。従って、従来のこの種
のインバータ へ装置においては負荷が容量性で
あるときはパルス幅変調による制御ができず使用するこ
とができないという問題があることが判明した。
本発明の目的は、負荷が容量性である場合でも、パルス
幅変調による制御を可能として負荷の内容に係りなく高
調波の少ない交流出力を得ることができるようにしたイ
ンバータ装置を提供することにある。
幅変調による制御を可能として負荷の内容に係りなく高
調波の少ない交流出力を得ることができるようにしたイ
ンバータ装置を提供することにある。
［問題点を解決するための手段］
本発明ば各辺にスイッチ素子を配置して構成したブリッ
ジ回路と該ブリッジ回路の第１及び第２の入力端子にそ
れぞれ一喘が接続された第１及び第２の直列スイッチ手
段とカソードが前記ブリッジ回路の前記第１の入力端子
に接続された第１の逆流阻止用ダイオードと前記第１の
逆流阻止用ダイオードのアノードにカソードが接続され
前記ブリッジ回路の第２の入力端子にアノードが接続さ
れた第２の逆流阻止用ダイオードとを備えて前記第１の
直列スイッチ手段の他端及び第２の直列スイッチ手段の
他端をそれぞれ直流正極側入力端子及び負極側入力端子
とし前記両逆流阻止用ダイオードの接続点を中性点とし
たインバータ主回路と、前記インバータ主回路の前記正
極側入力端子と中性点との間及び前記中性点と負極側入
力端子との間にそれぞれ接続された直流電源とを備えて
、前記ブリッジ回路の出力端から交流出力を得るインバ
ータ装置において、前記第１及び第２の逆流阻止用ダイ
オードに並列に接続された第１及び第２の放電用スイッ
チ手段を接続したものである。
ジ回路と該ブリッジ回路の第１及び第２の入力端子にそ
れぞれ一喘が接続された第１及び第２の直列スイッチ手
段とカソードが前記ブリッジ回路の前記第１の入力端子
に接続された第１の逆流阻止用ダイオードと前記第１の
逆流阻止用ダイオードのアノードにカソードが接続され
前記ブリッジ回路の第２の入力端子にアノードが接続さ
れた第２の逆流阻止用ダイオードとを備えて前記第１の
直列スイッチ手段の他端及び第２の直列スイッチ手段の
他端をそれぞれ直流正極側入力端子及び負極側入力端子
とし前記両逆流阻止用ダイオードの接続点を中性点とし
たインバータ主回路と、前記インバータ主回路の前記正
極側入力端子と中性点との間及び前記中性点と負極側入
力端子との間にそれぞれ接続された直流電源とを備えて
、前記ブリッジ回路の出力端から交流出力を得るインバ
ータ装置において、前記第１及び第２の逆流阻止用ダイ
オードに並列に接続された第１及び第２の放電用スイッ
チ手段を接続したものである。
［発明の作用］
上記のように構成すると、容量性負荷の場合にパルス幅
変調して制御される電圧を２ＥからＥに変化させるとき
に、前記放電用スイッチ手段により放電回路を形成し容
量性負荷に充電された余分の充電電圧を放電させること
ができるので容量性負荷であっても抵抗負荷と同様に正
弦波に近似したパルスの重畳波形を得ることができ、負
荷に波形歪の少ない良質の交流電力を供給することがで
きる。
変調して制御される電圧を２ＥからＥに変化させるとき
に、前記放電用スイッチ手段により放電回路を形成し容
量性負荷に充電された余分の充電電圧を放電させること
ができるので容量性負荷であっても抵抗負荷と同様に正
弦波に近似したパルスの重畳波形を得ることができ、負
荷に波形歪の少ない良質の交流電力を供給することがで
きる。
［実施例］
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の実施例の基本的構成を示したもので、
同図において１は正極側入力端子１ａ、負極側入力端子
１ｂ及び中性点端子１Ｃと出力端子ａ、ｂ、とを有する
インバータ主回路である。
同図において１は正極側入力端子１ａ、負極側入力端子
１ｂ及び中性点端子１Ｃと出力端子ａ、ｂ、とを有する
インバータ主回路である。
２．２′はそれぞれ出力電圧がＥである直流電源、例え
ば蓄電池あるいは太陽電池である。太陽電池の場合には
第２図に示す回路を正極側入力端子１ａと中性点端子１
Ｃとの間及び負極側入力端子１ｂと中性点端子１Ｃとの
間にそれぞれ接続すればよい。なお第２図においてＳＣ
は太陽電池、Ｄは逆流阻止用ダイオード、ＢＣは各太陽
電池に直列に接続したバイパスコンデンサであり、太１
［池の数は更に増加させることができる。
ば蓄電池あるいは太陽電池である。太陽電池の場合には
第２図に示す回路を正極側入力端子１ａと中性点端子１
Ｃとの間及び負極側入力端子１ｂと中性点端子１Ｃとの
間にそれぞれ接続すればよい。なお第２図においてＳＣ
は太陽電池、Ｄは逆流阻止用ダイオード、ＢＣは各太陽
電池に直列に接続したバイパスコンデンサであり、太１
［池の数は更に増加させることができる。
インバータ主回路１はスイッチ素子としてのＮＰＮトラ
ンジスタＴ１〜Ｔ４のコレクタ、エミッタ間回路を各辺
に配置して構成したブリッジ回路１０１を備え、トラン
ジスタＴ１〜Ｔ４のコレラ、 タ、エミッタ間に
はそれぞれアノードを各トラン１ ジスタのエミ
ッタ側とした保護用ダイオードＤ１〜Ｄ４が並列接続さ
れている。このブリッジ回路１０１の第１の入力端子１
０１ａにはＮＰＮトランジスタＴ５をスイッチ素子とし
た第１の直列スイッチ素子１０２の一端が接続され、第
２の入力端子１０１ｂには同様にＮＰＮトランジスタＴ
６をスイッチ素子とした第２の直列スイッチ手段１０３
の一端が接続されている。トランジスタＴ５及びＴ６の
コレクタ、エミッタ間にはそれぞれアノードを各トラン
ジスタのエミッタ側とした保護用ダイオードＤ５及びＤ
６が並列接続されている。
ンジスタＴ１〜Ｔ４のコレクタ、エミッタ間回路を各辺
に配置して構成したブリッジ回路１０１を備え、トラン
ジスタＴ１〜Ｔ４のコレラ、 タ、エミッタ間に
はそれぞれアノードを各トラン１ ジスタのエミ
ッタ側とした保護用ダイオードＤ１〜Ｄ４が並列接続さ
れている。このブリッジ回路１０１の第１の入力端子１
０１ａにはＮＰＮトランジスタＴ５をスイッチ素子とし
た第１の直列スイッチ素子１０２の一端が接続され、第
２の入力端子１０１ｂには同様にＮＰＮトランジスタＴ
６をスイッチ素子とした第２の直列スイッチ手段１０３
の一端が接続されている。トランジスタＴ５及びＴ６の
コレクタ、エミッタ間にはそれぞれアノードを各トラン
ジスタのエミッタ側とした保護用ダイオードＤ５及びＤ
６が並列接続されている。
ブリッジ回路１０１の第１の入力端子１０１ａには第１
の逆流阻止用ダイオードＤ７のカソードが接続され、該
ダイオードＤ７のアノードとブリッジ回路１０１の第２
の入力端子１０１ｂとの間にはアノードを入力端子１０
１ｂ側に向けた第２の逆流阻止用ダイオードＤ８が接続
されている。また第１及び第２の逆流阻止用ダイオード
Ｄ７．０８のアノード、カソード間には、アノードにエ
ミッタをカソードにコレクタをそれぞれ接続したＮＰＮ
トランジスタＴ７．Ｔ８をスイッチ素子とし
また第１及び第２の放電用スイッチ手段１０４及び１０
５が並列接続されている。この例では、ブリッジ回路１
０１と第１及び第２の直列スイッチ手段１０２及び１０
３と、第１及び第２の放電用スイッチ手段１０４．１０
５とによりインバータ主回路が構成されている。この主
回路においては第１の直列スイッチ手段１０２の他端及
び第２の直列スイッチ手段１０３の他端がそれぞれイン
バータ主回路１の正極側入力端子１ａ及び負極側入力端
子１ｂに接続されており、正極側入力端子１ａには一方
の直流電源２の正極端子が、また負極側入力端子１ｂに
は他方の直流型ｉｔ！２−の負ｉ端子がそれぞれ接続さ
れている。更にインバータ主回路１の第１及び第２の逆
流阻止用ダイオードＤ７及びＤ８の接続点１Ｃが中性点
１Ｃとなっており、この中性点１Ｃは直流電源２及び２
−の直列接続点に接続されている。ブリッジ回路１０１
の出力端子ａ、ｂ間には図示しない適宜の負荷１０６が
接続されており、インバータ主回路１と、直流型１１１
２．２′と、トランジスタＴ１〜Ｔ８をオンオフするた
めの図示しない制御回路とにより本発明のインバータ装
置が構成されている。
の逆流阻止用ダイオードＤ７のカソードが接続され、該
ダイオードＤ７のアノードとブリッジ回路１０１の第２
の入力端子１０１ｂとの間にはアノードを入力端子１０
１ｂ側に向けた第２の逆流阻止用ダイオードＤ８が接続
されている。また第１及び第２の逆流阻止用ダイオード
Ｄ７．０８のアノード、カソード間には、アノードにエ
ミッタをカソードにコレクタをそれぞれ接続したＮＰＮ
トランジスタＴ７．Ｔ８をスイッチ素子とし
また第１及び第２の放電用スイッチ手段１０４及び１０
５が並列接続されている。この例では、ブリッジ回路１
０１と第１及び第２の直列スイッチ手段１０２及び１０
３と、第１及び第２の放電用スイッチ手段１０４．１０
５とによりインバータ主回路が構成されている。この主
回路においては第１の直列スイッチ手段１０２の他端及
び第２の直列スイッチ手段１０３の他端がそれぞれイン
バータ主回路１の正極側入力端子１ａ及び負極側入力端
子１ｂに接続されており、正極側入力端子１ａには一方
の直流電源２の正極端子が、また負極側入力端子１ｂに
は他方の直流型ｉｔ！２−の負ｉ端子がそれぞれ接続さ
れている。更にインバータ主回路１の第１及び第２の逆
流阻止用ダイオードＤ７及びＤ８の接続点１Ｃが中性点
１Ｃとなっており、この中性点１Ｃは直流電源２及び２
−の直列接続点に接続されている。ブリッジ回路１０１
の出力端子ａ、ｂ間には図示しない適宜の負荷１０６が
接続されており、インバータ主回路１と、直流型１１１
２．２′と、トランジスタＴ１〜Ｔ８をオンオフするた
めの図示しない制御回路とにより本発明のインバータ装
置が構成されている。
次に上記インバータ装置の直流交流変換動作を説明する
。第３図は交流波形の１周期を得る期間内の各トランジ
スタのオン＠間幅を表わしたパルス変調波形図であり、
第４図は第３図のパルス変調波形を重畳させて得られる
インバータ主回路の出力波形図である。
。第３図は交流波形の１周期を得る期間内の各トランジ
スタのオン＠間幅を表わしたパルス変調波形図であり、
第４図は第３図のパルス変調波形を重畳させて得られる
インバータ主回路の出力波形図である。
上記実施例においては、第４図に示す波形のＯ１＋Ｅ、
＋２Ｅ、−Ｅ、−２Ｅの各電圧を得るために下表に示す
動作態様１〜６の組合せでトランジスタＴ１〜Ｔ８をオ
ンさせる。
＋２Ｅ、−Ｅ、−２Ｅの各電圧を得るために下表に示す
動作態様１〜６の組合せでトランジスタＴ１〜Ｔ８をオ
ンさせる。
表
尚上記の表においては、・印が付されたトランジスタが
オンしている。また動作態様１は第４図の波形の正の半
波においてＶａｂをＯにするための動作態様であり、動
作態様２は負の半波においてＶａｂをＯにするための動
作態様である。
オンしている。また動作態様１は第４図の波形の正の半
波においてＶａｂをＯにするための動作態様であり、動
作態様２は負の半波においてＶａｂをＯにするための動
作態様である。
即ち、第４図の正の半周期で出力電圧Ｖａｂを０とする
ためには、トランジスタＴ１とＴ３とを第３図に示す時
間幅でオンさせて、負荷１０６の両端を短絡する。負荷
１０６が誘導性であった場合にはこれにより該負荷の逆
起電力が消滅させられる。このため第４図の出力波形の
如くトランジスタＴ１とＴ３とが同時にオンしている期
間は出力波形の正の半波において出力電圧ＶａｂはＯと
なる。
ためには、トランジスタＴ１とＴ３とを第３図に示す時
間幅でオンさせて、負荷１０６の両端を短絡する。負荷
１０６が誘導性であった場合にはこれにより該負荷の逆
起電力が消滅させられる。このため第４図の出力波形の
如くトランジスタＴ１とＴ３とが同時にオンしている期
間は出力波形の正の半波において出力電圧ＶａｂはＯと
なる。
また第４図の負の半周期で出力電圧を０とするためには
、トランジスタＴ２とＴ４とを第３図に示す時間幅でオ
ンさせて、前記と同様にＴ２とＴ４とが同時にオンして
いる時間負荷１０６の両端を短絡し、出力波形の負の半
波において出力電圧■ａｂをＯとする。
、トランジスタＴ２とＴ４とを第３図に示す時間幅でオ
ンさせて、前記と同様にＴ２とＴ４とが同時にオンして
いる時間負荷１０６の両端を短絡し、出力波形の負の半
波において出力電圧■ａｂをＯとする。
更に第４図の正の半周期で出力電圧を十Ｅとするだめに
は、トランジスタＴＩ 、 Ｔ４ 、 Ｔ５ 、 Ｔ８
をオンさせ、一方の直流電源２の出力電圧子Ｅを負荷１
０６に加えて、出力電圧Ｖａｂを＋Ｅとする。負荷１０
６が容量性で出力電圧Ｖａｂが直流電源２の電圧より高
い場合には、ダイオードＤ１゜Ｄ５、トランジスタＴ８
及びダイオードＤ４による放電回路が形成されて負荷の
電荷が放電され、出力電圧Ｖａｂは直流電源２の電圧Ｅ
となる。
は、トランジスタＴＩ 、 Ｔ４ 、 Ｔ５ 、 Ｔ８
をオンさせ、一方の直流電源２の出力電圧子Ｅを負荷１
０６に加えて、出力電圧Ｖａｂを＋Ｅとする。負荷１０
６が容量性で出力電圧Ｖａｂが直流電源２の電圧より高
い場合には、ダイオードＤ１゜Ｄ５、トランジスタＴ８
及びダイオードＤ４による放電回路が形成されて負荷の
電荷が放電され、出力電圧Ｖａｂは直流電源２の電圧Ｅ
となる。
次に第４図の正の半周期で出力電圧を＋２Ｅとするため
には、トランジスタＴＩ 、 Ｔ４ 、 Ｔ５ 。
には、トランジスタＴＩ 、 Ｔ４ 、 Ｔ５ 。
Ｔ６をオンさせる。この場合には、直流型！２及び２′
のそれぞれの出力電圧Ｅが加わった電圧子２Ｅが負荷１
０６に加り、出力電圧■ａｂは＋２Ｅとなる。
のそれぞれの出力電圧Ｅが加わった電圧子２Ｅが負荷１
０６に加り、出力電圧■ａｂは＋２Ｅとなる。
次に第４図の負の半周期で出力電圧を−Ｅとするために
は、トランジスタＴ２ 、 Ｔ３ 、 Ｔ６ 、 Ｔ７
をオンさせる。この場合には、他方の直流電源２−の出
力電圧−Ｅが負荷１０６に加わり、出力 。
は、トランジスタＴ２ 、 Ｔ３ 、 Ｔ６ 、 Ｔ７
をオンさせる。この場合には、他方の直流電源２−の出
力電圧−Ｅが負荷１０６に加わり、出力 。
電圧Ｖａｂが−Ｅとなる。
また第４図に示す負の半周期で出力電圧を一２Ｅとする
ためには、トランジスタＴ２ 、 Ｔ３ 、 Ｔ５、Ｔ
６をオンさせ、直流電源２．２′の出力電圧を加えた電
圧−２Ｅを負荷１０６に加えて出力電圧ｖａｂを一２Ｅ
とする。
ためには、トランジスタＴ２ 、 Ｔ３ 、 Ｔ５、Ｔ
６をオンさせ、直流電源２．２′の出力電圧を加えた電
圧−２Ｅを負荷１０６に加えて出力電圧ｖａｂを一２Ｅ
とする。
したがって第３図Ａ乃至ト１に示すようにトランジスタ
Ｔ１〜Ｔ８をオンオフ制御することによりパルスを階段
状に重畳して第４図に示すような模擬正弦波に近似させ
た電圧Ｖａｂを得ることができる。この電圧Ｖａｂを図
示しないフィルタ回路に与えることにより正弦波交流電
圧を得ることができる。
Ｔ１〜Ｔ８をオンオフ制御することによりパルスを階段
状に重畳して第４図に示すような模擬正弦波に近似させ
た電圧Ｖａｂを得ることができる。この電圧Ｖａｂを図
示しないフィルタ回路に与えることにより正弦波交流電
圧を得ることができる。
上記の説明では直流電源２．２′の出力電圧をそれぞれ
Ｅ、Ｅとしたが、両出力電圧を常にほぼ等しくしておけ
ば、ブリッジ回路１０１の出力端に得られる交流電圧は
正負の半周期が対称な波形となる。
Ｅ、Ｅとしたが、両出力電圧を常にほぼ等しくしておけ
ば、ブリッジ回路１０１の出力端に得られる交流電圧は
正負の半周期が対称な波形となる。
第５図は本発明のインバータ装置の他の実施例を示した
回路図であって、この実施例は出力電圧が２Ｅの１個の
直流電源２を用い、この直流電源２に、２個のコンデン
サＣ１Ｃの直列回路を並列に接続して、前述したインバ
ータ装置と同様に出力電圧Ｅ、Ｅの２つの直流電源を得
ている。そして、この場合も前述した例と同様に直流交
流変換動作を行なわせることができる。
回路図であって、この実施例は出力電圧が２Ｅの１個の
直流電源２を用い、この直流電源２に、２個のコンデン
サＣ１Ｃの直列回路を並列に接続して、前述したインバ
ータ装置と同様に出力電圧Ｅ、Ｅの２つの直流電源を得
ている。そして、この場合も前述した例と同様に直流交
流変換動作を行なわせることができる。
尚、上記の説明では単相交流を得る場合を例にとったが
、スイッチ素子により３相ブリッジ回路を構成して３相
交流出力を得るインバータにも同様に本発明を適用する
ことができる。
、スイッチ素子により３相ブリッジ回路を構成して３相
交流出力を得るインバータにも同様に本発明を適用する
ことができる。
上記の例では、インバータ主回路を構成する各スイッチ
素子として単一のトランジスタを用いたが、電流容量を
大きくするために複数のトランジスタを並列に接続した
ものを用いてもよい。また各スイッチ素子として例えば
ＧＴＯ，ＦＥＴ等のオンオフ制御が可能な半導体素子を
用いるインバータにも同様に本発明を適用できる。
素子として単一のトランジスタを用いたが、電流容量を
大きくするために複数のトランジスタを並列に接続した
ものを用いてもよい。また各スイッチ素子として例えば
ＧＴＯ，ＦＥＴ等のオンオフ制御が可能な半導体素子を
用いるインバータにも同様に本発明を適用できる。
［発明の効果１
以上のように本発明によれば、インバータ主回路を構成
するブリッジ回路の第１及び第２の入力端子にそれぞれ
接続した第１及び第２の逆流阻止用ダイオードに並列に
第１及び第２の放電用スイッチ手段を接続したので、負
荷が容量性であっても放電用スイッチ手段により無用の
充電電圧を即時に放電させることができる。従って所定
電圧レベルの階段状パルス電圧を得て歪の少ない模擬正
弦波交流を得ることができ、負荷の内容に関係しない高
性能のインバータ装置を提供することができる。そして
歪の少ない模擬正弦波交流が得られることから波形整形
のための容量の大きいフィルターを必要とせずインバー
タ装置を安価に製作できる等の実益がある。
するブリッジ回路の第１及び第２の入力端子にそれぞれ
接続した第１及び第２の逆流阻止用ダイオードに並列に
第１及び第２の放電用スイッチ手段を接続したので、負
荷が容量性であっても放電用スイッチ手段により無用の
充電電圧を即時に放電させることができる。従って所定
電圧レベルの階段状パルス電圧を得て歪の少ない模擬正
弦波交流を得ることができ、負荷の内容に関係しない高
性能のインバータ装置を提供することができる。そして
歪の少ない模擬正弦波交流が得られることから波形整形
のための容量の大きいフィルターを必要とせずインバー
タ装置を安価に製作できる等の実益がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例で用いる直流電源の変形例を示す接続図、第
３図は第１図の実施例によって交流電圧を得る場合の各
トランジスタのオン時間幅を示したパルス変調波形図、
第４図は第３図のパルス変調波形を重畳して得られるイ
ンバータ１回（や。８カ、工。−６−ゎ、□５゜１．〜
明の他の実施例を示した回路図、第６図は従来例を示す
回路図、第７図は第６図のインバータにより得られる出
力電圧波形を示した波形図である。 １・・・インバータ主回路、１ａ・・・正極側入力端子
、１ｂ・・・負極側入力端子、１Ｃ・・・中性点端子、
１０１・・・ブリッジ回路、１０１ａ・・・第１の入力
端子、１０１ｂ・・・第２の入力端子、ａ、ｂ・・・出
力端子、２．２′・・・直流電源、Ｔ１〜Ｔ４・・・ブ
リッジ回路の各辺を構成するトランジスタ（スイッチ素
子）、Ｔ５及びＴ６・・・第１及び第２の直列スイッチ
手段を構成するトランジスタ、Ｄ７及びＤ８・・・第１
及び第２の逆流阻止用ダイオード、Ｔ７及びＴ８・・・
第１及び第２の放電用スイッチ手段を構成するトランジ
スタ。
図の実施例で用いる直流電源の変形例を示す接続図、第
３図は第１図の実施例によって交流電圧を得る場合の各
トランジスタのオン時間幅を示したパルス変調波形図、
第４図は第３図のパルス変調波形を重畳して得られるイ
ンバータ１回（や。８カ、工。−６−ゎ、□５゜１．〜
明の他の実施例を示した回路図、第６図は従来例を示す
回路図、第７図は第６図のインバータにより得られる出
力電圧波形を示した波形図である。 １・・・インバータ主回路、１ａ・・・正極側入力端子
、１ｂ・・・負極側入力端子、１Ｃ・・・中性点端子、
１０１・・・ブリッジ回路、１０１ａ・・・第１の入力
端子、１０１ｂ・・・第２の入力端子、ａ、ｂ・・・出
力端子、２．２′・・・直流電源、Ｔ１〜Ｔ４・・・ブ
リッジ回路の各辺を構成するトランジスタ（スイッチ素
子）、Ｔ５及びＴ６・・・第１及び第２の直列スイッチ
手段を構成するトランジスタ、Ｄ７及びＤ８・・・第１
及び第２の逆流阻止用ダイオード、Ｔ７及びＴ８・・・
第１及び第２の放電用スイッチ手段を構成するトランジ
スタ。
Claims (1)
- 各辺にスイッチ素子を配置して構成したブリッジ回路
と該ブリッジ回路の第１及び第２の入力端子にそれぞれ
一端が接続された第１及び第２の直列スイッチ手段とカ
ソードが前記ブリッジ回路の前記第１の入力端子に接続
された第１の逆流阻止用ダイオードと前記第１の逆流阻
止用ダイオードのアノードにカソードが接続され前記ブ
リッジ回路の第２の入力端子にアノードが接続された第
２の逆流阻止用ダイオードとを備えて前記第１の直列ス
イッチ手段の他端及び第２の直列スイッチ手段の他端を
それぞれ直流正極側入力端子及び負極側入力端子とし前
記両逆流阻止用ダイオードの接続点を中性点としたイン
バータ主回路と、前記インバータ主回路の前記正極側入
力端子と中性点との間及び前記中性点と負極側入力端子
との間にそれぞれ接続された直流電源とを備えて前記ブ
リッジ回路の出力端から交流出力を得るインバータ装置
において、前記第１及び第２の逆流阻止用ダイオードに
それぞれ第１及び第２の放電用スイッチ手段を並列接続
したことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215086A JPS61116970A (ja) | 1984-10-16 | 1984-10-16 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215086A JPS61116970A (ja) | 1984-10-16 | 1984-10-16 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116970A true JPS61116970A (ja) | 1986-06-04 |
| JPH0435993B2 JPH0435993B2 (ja) | 1992-06-12 |
Family
ID=16666516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215086A Granted JPS61116970A (ja) | 1984-10-16 | 1984-10-16 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1337033A3 (en) * | 2002-02-19 | 2004-12-01 | Daihen Corporation | Arc-machining power supply with switching loss reducing element |
-
1984
- 1984-10-16 JP JP59215086A patent/JPS61116970A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1337033A3 (en) * | 2002-02-19 | 2004-12-01 | Daihen Corporation | Arc-machining power supply with switching loss reducing element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435993B2 (ja) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072707A (en) | High voltage modular inverter | |
| US4811185A (en) | DC to DC power converter | |
| JPS58151877A (ja) | インバ−タ装置 | |
| JPH05211776A (ja) | インバータ | |
| JP3160792B2 (ja) | 電力変換装置 | |
| US3483462A (en) | Inverters operable with a wide range of load impedances | |
| JP3249295B2 (ja) | ブリッジ回路及びインバータ装置 | |
| US4137570A (en) | Waveform synthesizer | |
| JPS61116970A (ja) | インバ−タ装置 | |
| JPH09331684A (ja) | 非絶縁形無停電電源装置 | |
| JPS6013479A (ja) | インバ−タ装置 | |
| JPS62138061A (ja) | スイツチングレギユレ−タ電源装置 | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3246159B2 (ja) | 直流−交流変換装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| Verma et al. | Study and Performance Analysis of Reduced Switch Count Asymmetric 31-Level Inverter | |
| Elahi et al. | A new double boost single DC source single-phase multilevel inverter | |
| SU1539937A1 (ru) | Автономный инвертор | |
| JP3224427B2 (ja) | 静止形交流電源装置 | |
| JP3333920B2 (ja) | サイクロコンバータ回路 | |
| JPH01129780A (ja) | 半導体素子の駆動回路 | |
| SU909775A1 (ru) | Статический преобразователь | |
| JPS6253171A (ja) | 車両用補助電源装置 | |
| SU995235A1 (ru) | Трехфазный инвертор | |
| RU2012987C1 (ru) | Трехфазный инвертор напряжения |