JPS61116474A - ビデオ信号処理回路 - Google Patents
ビデオ信号処理回路Info
- Publication number
- JPS61116474A JPS61116474A JP60244582A JP24458285A JPS61116474A JP S61116474 A JPS61116474 A JP S61116474A JP 60244582 A JP60244582 A JP 60244582A JP 24458285 A JP24458285 A JP 24458285A JP S61116474 A JPS61116474 A JP S61116474A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- sample
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はビデオ信号の処理回路に関し、特に同解像度
ビデオシステムにおける特殊効果装置に使われて好適な
ビデオ信号処理回路に関する。
ビデオシステムにおける特殊効果装置に使われて好適な
ビデオ信号処理回路に関する。
英国で使われている標準テレビジョン信号は１フレーム
あたり ６２５本、１秒に５０フイールドを有するＰ
Ａ Ｌ信号である。他の国で使われているＰＡＬ、ＮＴ
ＳＣ及びＳＥＣＡＭ信号も同じか又はわずかに高い線周
波数を有するものである。現行の信号には大きな変更は
見込まれていないが、より高い解像度のビデオシステム
に対する要求は高まりつつある。このようなシステムは
、例えばフィルム作成、有線テレビシステム、衛星通信
システムやスタジオシステムに使うことができるであろ
う。
あたり ６２５本、１秒に５０フイールドを有するＰ
Ａ Ｌ信号である。他の国で使われているＰＡＬ、ＮＴ
ＳＣ及びＳＥＣＡＭ信号も同じか又はわずかに高い線周
波数を有するものである。現行の信号には大きな変更は
見込まれていないが、より高い解像度のビデオシステム
に対する要求は高まりつつある。このようなシステムは
、例えばフィルム作成、有線テレビシステム、衛星通信
システムやスタジオシステムに使うことができるであろ
う。
このような高解像度ビデオシステムでは１フレームあた
り１１２５本で１秒あたり６０フイールドが使用され、
かつ現行の４：３のアスペクト比のかわりに５：３のア
スペクト比となっている。
り１１２５本で１秒あたり６０フイールドが使用され、
かつ現行の４：３のアスペクト比のかわりに５：３のア
スペクト比となっている。
一方、ビデオ信号に適用される特殊効果も知られている
。例えば、テレビジョン両面上の画像がオフセットされ
たり （一方向に移動されたり）、その画像の大きさが
拡大されたり縮小されたり、２次元又は３次元方向に回
転させられたりするものである。このような特殊効果の
いくつがば、あたかもビデオ信号が３次元平面に存在し
ているかのようにビデオ信号を処理する必要がある。こ
こで言う第３の次元とは、一般的にはＺ−次元として述
べられているが、テレビジョン画面に直交する次元をい
う。Ｚ−次元を考慮する必要がある場合には、かくれた
表面を除去しなければならないという問題が生ずる。Ｚ
−バッファを使用するがくれた表面を除去するソフトウ
ェアアルゴリズムは知られているし、コンピュータデザ
インのようなイメージ作成のときに使用されている。例
えば、ニューヨークエ利大学ニドウィン キャットマル
（Ｅｄｗｉｎ Ｃａｔｍｕｌｌ ）著１−コンピュータ
ディスプレイ オブ カーブ９ド ザーフィシイズ」
（Ｃｏｍｐｕｔｅｒ Ｄｉｓｐｌａｙ ｏｆ Ｃｕｒｖ
ｅｄ ５ｕｒｆａｃｅｓ ）参照。
。例えば、テレビジョン両面上の画像がオフセットされ
たり （一方向に移動されたり）、その画像の大きさが
拡大されたり縮小されたり、２次元又は３次元方向に回
転させられたりするものである。このような特殊効果の
いくつがば、あたかもビデオ信号が３次元平面に存在し
ているかのようにビデオ信号を処理する必要がある。こ
こで言う第３の次元とは、一般的にはＺ−次元として述
べられているが、テレビジョン画面に直交する次元をい
う。Ｚ−次元を考慮する必要がある場合には、かくれた
表面を除去しなければならないという問題が生ずる。Ｚ
−バッファを使用するがくれた表面を除去するソフトウ
ェアアルゴリズムは知られているし、コンピュータデザ
インのようなイメージ作成のときに使用されている。例
えば、ニューヨークエ利大学ニドウィン キャットマル
（Ｅｄｗｉｎ Ｃａｔｍｕｌｌ ）著１−コンピュータ
ディスプレイ オブ カーブ９ド ザーフィシイズ」
（Ｃｏｍｐｕｔｅｒ Ｄｉｓｐｌａｙ ｏｆ Ｃｕｒｖ
ｅｄ ５ｕｒｆａｃｅｓ ）参照。
しかしながら、このようなアルゴリズムをコンピュータ
で使用するとき、必要な計算を行わせるのに数秒を必要
とするため、ビデオシステムで実時間処理を行わせるこ
とができない。特に、高解像度ビデオシステムでは、わ
ずか数ナノ秒でこれを行わなければならず、全く利用で
きない。
で使用するとき、必要な計算を行わせるのに数秒を必要
とするため、ビデオシステムで実時間処理を行わせるこ
とができない。特に、高解像度ビデオシステムでは、わ
ずか数ナノ秒でこれを行わなければならず、全く利用で
きない。
そこで、本発明の第１の目的は、かくれた表面を除去す
るためのビデオ信号処理回路を提供するものであり、更
に第２の目的はビデオ画面に対して直交する方向のその
データのアドレスに基づきどのデータが蓄積されるべき
か決められるメモリーを有するビデオ信号処理回路を提
供するものである。
るためのビデオ信号処理回路を提供するものであり、更
に第２の目的はビデオ画面に対して直交する方向のその
データのアドレスに基づきどのデータが蓄積されるべき
か決められるメモリーを有するビデオ信号処理回路を提
供するものである。
実施例を説明する前に、高解像度ビデオシステムのため
の特殊効実装置の例の全体的な構成を第１図を参照しな
がら簡単に説明する。
の特殊効実装置の例の全体的な構成を第１図を参照しな
がら簡単に説明する。
基本的にはこの特殊効実装置は書込みアドレス発生器（
３）と読み出しアドレス発生器（４）とともに動作する
２つのフィールドメモリ、フィールドゼロメモ１月１）
とフィールドワンメモ１月２）とより成る。
３）と読み出しアドレス発生器（４）とともに動作する
２つのフィールドメモリ、フィールドゼロメモ１月１）
とフィールドワンメモ１月２）とより成る。
これらの構成要素はスイッチ（５１，＋６１． （７１
，１８１によって接続関係にあり、夫々のスイッチはフ
ィールド周波数で作動する。入力端子（９）に供給され
る入力データはスイッチ（５）を介してフィールドゼロ
メモ１月１）又はフィールドワンメモリ（２）に選択的
に供給される。出力端子（１０）に供給されるための出
力データはスイッチ（６）によりフィールドゼロメモリ
（１１又はフィールドワンメモリ（２）から選択的に引
き出される。書き込みアドレス発生器と、読み出しアド
レス発生器は選択的に交互にフィールドゼロメモリ＋１
１とフィールドワンメモ１月２）にスイッチ（８）を介
して接続される。
，１８１によって接続関係にあり、夫々のスイッチはフ
ィールド周波数で作動する。入力端子（９）に供給され
る入力データはスイッチ（５）を介してフィールドゼロ
メモ１月１）又はフィールドワンメモリ（２）に選択的
に供給される。出力端子（１０）に供給されるための出
力データはスイッチ（６）によりフィールドゼロメモリ
（１１又はフィールドワンメモリ（２）から選択的に引
き出される。書き込みアドレス発生器と、読み出しアド
レス発生器は選択的に交互にフィールドゼロメモリ＋１
１とフィールドワンメモ１月２）にスイッチ（８）を介
して接続される。
この特殊効実装置の動作中は、入力アナログ信号は水平
ライン毎に２０４８回サンプルされ、その結果得られた
サンプル値は入力端子（９）に供給する入力デジタルデ
ータを形成するために８ビットのワードにＰＣＭ変調さ
れる。
ライン毎に２０４８回サンプルされ、その結果得られた
サンプル値は入力端子（９）に供給する入力デジタルデ
ータを形成するために８ビットのワードにＰＣＭ変調さ
れる。
メモリへの書き込みはスイッチ（５）のポジションに応
じて書き込みアドレス発生器のコントロールの下でフィ
ールドゼロメモリ（１）とフィールドワンメモ１月２）
とに交互に行われる。メモリ１１＋ 、 ＋２１への個
々のデジタル信号の単純な読み出しと書き込みを成しと
げるだけでなく、要求される特殊効果のために陰極線管
又は他のビデオ表示装置内での個々のデジタル信号の位
置をモディファイするのに要求されるに必要な複雑なア
ドレス計算は、入力端子（１１）により書き込みアドレ
ス発生器に供給される信号の制御の下に行われる。これ
が行われる正確な様子はこの発明には特に重要ではない
ので詳細は省略する。完全なフィールドがメモリ（１１
又は（２）に書かれると、スイッチ（５）〜（８）はそ
のポジションを変え、メモリ（１）又は（２）にストア
されたデジタル信号は読み出しアドレス発生器（４）の
コントロールの十で連続的に読み出され、出力端子（１
０）に供給されるが、一方、次のフィールドのためのデ
ジタル信号は他方のメモ１月２）又は（１）に書き込ま
れる。
じて書き込みアドレス発生器のコントロールの下でフィ
ールドゼロメモリ（１）とフィールドワンメモ１月２）
とに交互に行われる。メモリ１１＋ 、 ＋２１への個
々のデジタル信号の単純な読み出しと書き込みを成しと
げるだけでなく、要求される特殊効果のために陰極線管
又は他のビデオ表示装置内での個々のデジタル信号の位
置をモディファイするのに要求されるに必要な複雑なア
ドレス計算は、入力端子（１１）により書き込みアドレ
ス発生器に供給される信号の制御の下に行われる。これ
が行われる正確な様子はこの発明には特に重要ではない
ので詳細は省略する。完全なフィールドがメモリ（１１
又は（２）に書かれると、スイッチ（５）〜（８）はそ
のポジションを変え、メモリ（１）又は（２）にストア
されたデジタル信号は読み出しアドレス発生器（４）の
コントロールの十で連続的に読み出され、出力端子（１
０）に供給されるが、一方、次のフィールドのためのデ
ジタル信号は他方のメモ１月２）又は（１）に書き込ま
れる。
本発明では特殊効果がデータのＺ軸方向の位置を考慮を
必要としでいるときのメモ１月１１． ｆ２＋へのデジ
タル信号の書き込みにおける問題に関し、特にかくれた
表面の削除が要求されているようなものに関する。この
問題は第２図を参照することによりさらに良く理解され
よう。
必要としでいるときのメモ１月１１． ｆ２＋へのデジ
タル信号の書き込みにおける問題に関し、特にかくれた
表面の削除が要求されているようなものに関する。この
問題は第２図を参照することによりさらに良く理解され
よう。
第２図は受像機の水平操作ラインの位置に対応した真っ
ずぐな水平ライン（２１）が表示されているテレビ受像
機の画面（２０）を示している。ライン（２１）はそれ
自身」−で折り返えされ、そのラインの右端は画面（２
０）から観察者の方に向かって垂直に、そし′ζ水平方
向にはライン（２１）の左端に向かって後側に動こうと
している。この動きが進行するにつれ、ライン（２１）
の右端のサンプル点に関係しているデータはライン（２
１）の左側に位置しているサンプル点に関係していてメ
モリｆｉｌ又は（２）内にすでに先だって供給されてい
るデータを書き直す必要があるのは明らかであろう。そ
れはそのデータがか（れた表面に関係し−（いるデータ
だからである。同様にもしライン（２１）が他の方向す
なわち観察者から離れる方向に曲げられるとしたら、こ
の書き直しは必要とならない。それは後で供給され°ζ
くるデータがかくれた表面に関係しているからである。
ずぐな水平ライン（２１）が表示されているテレビ受像
機の画面（２０）を示している。ライン（２１）はそれ
自身」−で折り返えされ、そのラインの右端は画面（２
０）から観察者の方に向かって垂直に、そし′ζ水平方
向にはライン（２１）の左端に向かって後側に動こうと
している。この動きが進行するにつれ、ライン（２１）
の右端のサンプル点に関係しているデータはライン（２
１）の左側に位置しているサンプル点に関係していてメ
モリｆｉｌ又は（２）内にすでに先だって供給されてい
るデータを書き直す必要があるのは明らかであろう。そ
れはそのデータがか（れた表面に関係し−（いるデータ
だからである。同様にもしライン（２１）が他の方向す
なわち観察者から離れる方向に曲げられるとしたら、こ
の書き直しは必要とならない。それは後で供給され°ζ
くるデータがかくれた表面に関係しているからである。
データをストアしておくか台かの決定は、そのデータの
Ｚ軸方向の位置によりなされ、そしてこの決定はテレビ
ジョンシステム等では非富に西速度の操作で行われるリ
アルタイム処理を必要とする。
Ｚ軸方向の位置によりなされ、そしてこの決定はテレビ
ジョンシステム等では非富に西速度の操作で行われるリ
アルタイム処理を必要とする。
第３図を参照すると、これは少し詳しく猪かれたメモ１
月１１． ＋２１と書き込みアドレス発生器を示し”Ｃ
いる。メモリｉｌ＋、 （２１の夫々はＹ、ＩＩ／Ｖメ
モリ（３０）とＺメモリ （３１）とから成っている。
月１１． ＋２１と書き込みアドレス発生器を示し”Ｃ
いる。メモリｉｌ＋、 （２１の夫々はＹ、ＩＩ／Ｖメ
モリ（３０）とＺメモリ （３１）とから成っている。
以十に説明されるようにＺメモリ （３１）は好ましく
はメモ１月ＩＬ（２１と共通である。そのＹ、ｔＪ／Ｖ
メモリ （３０）は以ＦにはＸ／Ｙメモリ （３０）と
して表されるが、ＰＣＭの輝度及び色、サンプルデータ
を成ず８ビットのワードを個々のサンプルのＸとＹの２
次元の位置ずなわらテレビ画向の力・ンプルのラスター
位置に従ってストアする。このようにＸ／Ｙメモリ （
３０）は約５２０の有効走査ラインの夫々に対し２０４
８のサンプルに関係したデータをストアすることが要求
される。Ｘ／Ｙメモリ （３０）内のデータはサンプル
の実際の値に関係した情報である。
はメモ１月ＩＬ（２１と共通である。そのＹ、ｔＪ／Ｖ
メモリ （３０）は以ＦにはＸ／Ｙメモリ （３０）と
して表されるが、ＰＣＭの輝度及び色、サンプルデータ
を成ず８ビットのワードを個々のサンプルのＸとＹの２
次元の位置ずなわらテレビ画向の力・ンプルのラスター
位置に従ってストアする。このようにＸ／Ｙメモリ （
３０）は約５２０の有効走査ラインの夫々に対し２０４
８のサンプルに関係したデータをストアすることが要求
される。Ｘ／Ｙメモリ （３０）内のデータはサンプル
の実際の値に関係した情報である。
Ｚメモリ （３１）はＸ／Ｙメモリ （３０）に蓄積さ
れる各輝度及び色度データに関するＺ方向の位置又は深
さ方向の情報を表わす８ビット語を蓄積する。そしてＸ
／Ｙメモリ （３０）に各サンプルの２次元Ｘ、Ｙ位置
に従ってこのデータが蓄積される。
れる各輝度及び色度データに関するＺ方向の位置又は深
さ方向の情報を表わす８ビット語を蓄積する。そしてＸ
／Ｙメモリ （３０）に各サンプルの２次元Ｘ、Ｙ位置
に従ってこのデータが蓄積される。
しかしながらＺメモリ （３１）に蓄積されるデータは
、単にＺ方向のサンプル位置に関するものであり、この
サンプルの実際の値ではない。２メモリに蓄積されるデ
ータは８ビット語でもよいが、これは必須の条件ではな
く、２方向に互いに近接した二つのサンプル位置を解像
する正確さに依存して、より長い又はより短い語長が使
用可能である。
、単にＺ方向のサンプル位置に関するものであり、この
サンプルの実際の値ではない。２メモリに蓄積されるデ
ータは８ビット語でもよいが、これは必須の条件ではな
く、２方向に互いに近接した二つのサンプル位置を解像
する正確さに依存して、より長い又はより短い語長が使
用可能である。
書込みアドレス発生器（３）は必要な特殊効果に応じた
ｘ、ｙ、ｚアドレス信号を発生ずる。Ｘ及びＹアドレス
信号はＸ／Ｙメそり ＜３（＋）に供給され、ｘ、ｙ、
ｚアドレス信号はＺメモリ （３１）に供給される。入
力（３２）によっ”ζＸ ／ ’ｌ／メモリ （３０）
に供給される入力８ビツトデータ菖はＺメモリ（３１）
に関連する比較回路によっ゛ζ発生されたライトイネー
ブル信号ＷＥＮに依存して記憶される。
ｘ、ｙ、ｚアドレス信号を発生ずる。Ｘ及びＹアドレス
信号はＸ／Ｙメそり ＜３（＋）に供給され、ｘ、ｙ、
ｚアドレス信号はＺメモリ （３１）に供給される。入
力（３２）によっ”ζＸ ／ ’ｌ／メモリ （３０）
に供給される入力８ビツトデータ菖はＺメモリ（３１）
に関連する比較回路によっ゛ζ発生されたライトイネー
ブル信号ＷＥＮに依存して記憶される。
この比較は、書込み前に行われる。何故ならばＸ／Ｙメ
そり （３０）に書込まれるデータはＸ／Ｙメモリ （
３０）から読出される出力フィールドに関連し、それゆ
えかくされた面のデータはそこに１込まれないからであ
る。この様にＸ／Ｙメそりに与えられる各入力データに
対し、比較回路は入力データ語に対応するＺデータのサ
ンプル位置に関連してＺメモリ （３１）に保持される
データをチェックする。そしてもしＺデータがＸ／Ｙメ
モリ （３０）に既に書込まれており、サンプル位置に
対応する他のデータよりも視平面に近いことを示してい
る場合のみ、人力データはＸ／Ｙメモリに書込まれる。
そり （３０）に書込まれるデータはＸ／Ｙメモリ （
３０）から読出される出力フィールドに関連し、それゆ
えかくされた面のデータはそこに１込まれないからであ
る。この様にＸ／Ｙメそりに与えられる各入力データに
対し、比較回路は入力データ語に対応するＺデータのサ
ンプル位置に関連してＺメモリ （３１）に保持される
データをチェックする。そしてもしＺデータがＸ／Ｙメ
モリ （３０）に既に書込まれており、サンプル位置に
対応する他のデータよりも視平面に近いことを示してい
る場合のみ、人力データはＸ／Ｙメモリに書込まれる。
この目的のため２メモリ （３１）の全てのＸ／Ｙ位置
は各フィールドに先立つ垂直ブランキング期間にゼロデ
ータレベルにセットされる。このゼロデータレベルは視
平面から最も離れた距離に対応するＺの値に選ばれる。
は各フィールドに先立つ垂直ブランキング期間にゼロデ
ータレベルにセットされる。このゼロデータレベルは視
平面から最も離れた距離に対応するＺの値に選ばれる。
Ｚメモリ （３１）の全てのデータが各フィールドの始
めにリセットされるのでＺメモリ （３１）は上述のメ
モ１月１１．＋２１に対して共通とされる。比較回路は
比較を行うために時間を要するためＸ、Ｙアドレス信号
は、遅廷回路（３３）を介して、Ｘ／Ｙメモリ （３０
）に供給されるか又はライトイネーブル信号が供給され
る時、使用できるようにランチされる。
めにリセットされるのでＺメモリ （３１）は上述のメ
モ１月１１．＋２１に対して共通とされる。比較回路は
比較を行うために時間を要するためＸ、Ｙアドレス信号
は、遅廷回路（３３）を介して、Ｘ／Ｙメモリ （３０
）に供給されるか又はライトイネーブル信号が供給され
る時、使用できるようにランチされる。
Ｚメモリ （３１）に関連する比較回路が第４図を参照
して詳細に説明される。
して詳細に説明される。
Ｘ及びＹアドレス信号及び２アドレス信号、以又は水平
バス（４２）を介してバッファ回路（４３）に供給され
る。事実、８サンプル位置に関連するデータは、関連ア
メリカ特許出願の明細書に詳述されるように同時に処理
することが可能なように配置されている。しかしこの詳
細な構成は本発明とあまり関係がないので以後説明を省
略する。このデータの同時供給は、必要な動作速度が“
８”という要素によって短縮されるという効果に百及す
るだけで十分である。しかしたとえそうである垂直、水
平のバスイネーブル信号ＶＢＵＳＥＮ及びＨＢＵＳＥＮ
は夫々ハフフッ回路（４１） 、 （４３）に供給さ
れ、これらの出力は共通的にラッチ回路（４４） 。
バス（４２）を介してバッファ回路（４３）に供給され
る。事実、８サンプル位置に関連するデータは、関連ア
メリカ特許出願の明細書に詳述されるように同時に処理
することが可能なように配置されている。しかしこの詳
細な構成は本発明とあまり関係がないので以後説明を省
略する。このデータの同時供給は、必要な動作速度が“
８”という要素によって短縮されるという効果に百及す
るだけで十分である。しかしたとえそうである垂直、水
平のバスイネーブル信号ＶＢＵＳＥＮ及びＨＢＵＳＥＮ
は夫々ハフフッ回路（４１） 、 （４３）に供給さ
れ、これらの出力は共通的にラッチ回路（４４） 。
（４５）及び比較回路（４６）に接続される。チップイ
ネーブル信号ＣＥ及びアドレスクロック八ＤＤＲＣＬＫ
はラッチ回路（４４）に供給され、このラッチ回路（４
４）は２メモリ（３１）を構成するランダムアクセスメ
モリ （ＲＡＭ）のイネーブル入力及びアドレス入力に
供給される出力を発生する。ラッチ回路（４５）は出力
をＺメそり （３１）のデータ入力に供給する。一方Ｚ
メモリ （３１）のデータ出力は比較回路（４６）の第
２人力に接続される。データラソチイネーブル信号Ｄ
Ｌ Ｅはラッチ回路（４５）及び比較回路（４６）に供
給され、ライトイネーブル信号Ｗπ玉は比較回路（４６
）で発生されＸ／Ｙメモリ （３０） （第３図）及
びオア回路（４７）の一方の人力に供給される。書込み
パルスＷＲがオア回路（４７）の第２の入力に供給され
、オア回路（４７）の出力はＺメモリの書込み人力へ供
給される。
ネーブル信号ＣＥ及びアドレスクロック八ＤＤＲＣＬＫ
はラッチ回路（４４）に供給され、このラッチ回路（４
４）は２メモリ（３１）を構成するランダムアクセスメ
モリ （ＲＡＭ）のイネーブル入力及びアドレス入力に
供給される出力を発生する。ラッチ回路（４５）は出力
をＺメそり （３１）のデータ入力に供給する。一方Ｚ
メモリ （３１）のデータ出力は比較回路（４６）の第
２人力に接続される。データラソチイネーブル信号Ｄ
Ｌ Ｅはラッチ回路（４５）及び比較回路（４６）に供
給され、ライトイネーブル信号Ｗπ玉は比較回路（４６
）で発生されＸ／Ｙメモリ （３０） （第３図）及
びオア回路（４７）の一方の人力に供給される。書込み
パルスＷＲがオア回路（４７）の第２の入力に供給され
、オア回路（４７）の出力はＺメモリの書込み人力へ供
給される。
１１４＋ １秒のメモリサイクル時間よりも長い期間を
示すタイムチャート第５図を参照して動作を説明する。
示すタイムチャート第５図を参照して動作を説明する。
まず最初にバッファ回路（４１） 、 （４３）の一
方がランチ回路（４４）でラッチされるＸ、 Ｙアドレ
ス信号を供給する。その後Ｚデータ、正確には所定のサ
ンプル位置の新しい２データがバッファ回路（４１）
、 （４３）によって供給され、ラッチ回路（４５）
及び比較回路（４６）のＰ入力で保持される。
方がランチ回路（４４）でラッチされるＸ、 Ｙアドレ
ス信号を供給する。その後Ｚデータ、正確には所定のサ
ンプル位置の新しい２データがバッファ回路（４１）
、 （４３）によって供給され、ラッチ回路（４５）
及び比較回路（４６）のＰ入力で保持される。
次のアドレスクロックＡＩＩＤＩＩＣＩＪを受けとった
時、ランチ回路（４４）は、Ｚメモリ （３１）にＸ、
Ｙアドレス信号を供給し、Ｚメモリ （３１）は３５＋
１秒のアクセス時間後そごに蓄積されていた古い２デ−
タをそれがラッチされるランチ回路（４６）の入力に供
給する。新及び旧Ｚデータが比較回路（４６）で比較さ
れる。もし新しいＺデータが２方向に関して古い２デー
タよりも視平面により近い位置を示している時（そのフ
ィールドの所定のサンプル位置に関連する最初の入力デ
ータである場合、即ちこの時は、旧２データがゼロであ
るため新Ｚデータは旧Ｚデータよりも必ず大きくなる）
比較回路（４６）はライトイネーブル信号ＷＥＮを供給
する。
時、ランチ回路（４４）は、Ｚメモリ （３１）にＸ、
Ｙアドレス信号を供給し、Ｚメモリ （３１）は３５＋
１秒のアクセス時間後そごに蓄積されていた古い２デ−
タをそれがラッチされるランチ回路（４６）の入力に供
給する。新及び旧Ｚデータが比較回路（４６）で比較さ
れる。もし新しいＺデータが２方向に関して古い２デー
タよりも視平面により近い位置を示している時（そのフ
ィールドの所定のサンプル位置に関連する最初の入力デ
ータである場合、即ちこの時は、旧２データがゼロであ
るため新Ｚデータは旧Ｚデータよりも必ず大きくなる）
比較回路（４６）はライトイネーブル信号ＷＥＮを供給
する。
Ｘ／Ｙメそり （３０） （第３図）がライトイネー
ブル信号ＷＥＮをうけとるとＸ／Ｙ位置に関連する入力
サンプルデータがＸ／Ｙメモリ （３０）の適当な位置
に書きこまれる。（又は上書きされる）しかしながらも
しライトパルスＷＲの発生時ライトイネーブル信号ＷＥ
Ｎがオア回路（４７）の第１の入力に存在しているなら
ばライトパルスＷ１はＺメモリ （３１）のライト入力
に供給され新ＺデータはＺメモリ （３１）の適当なＸ
／Ｙ位置に上書きされる。
ブル信号ＷＥＮをうけとるとＸ／Ｙ位置に関連する入力
サンプルデータがＸ／Ｙメモリ （３０）の適当な位置
に書きこまれる。（又は上書きされる）しかしながらも
しライトパルスＷＲの発生時ライトイネーブル信号ＷＥ
Ｎがオア回路（４７）の第１の入力に存在しているなら
ばライトパルスＷ１はＺメモリ （３１）のライト入力
に供給され新ＺデータはＺメモリ （３１）の適当なＸ
／Ｙ位置に上書きされる。
上述のデータレート、サイクル時間や語長は一例に過ぎ
ない。
ない。
第１図は高解像度ビデオシステムのための特殊効果装置
の一部を示すブロック図、第２図は特殊効果発生に伴う
典型的なＺ次元の問題を説明するためのテレビジョン受
像機の画面を模式的に示すものであり、第３図は第１図
で示された装置の一部をより詳細に示すブロック図、第
４図は第１図で示された装置の一部を更により詳細に示
すブロック図、第５図はその装置の動作を説明するのに
使われるタイムチャートである。 （１）はフィールドゼロメモリ、（２）はフィールドワ
ンメモリ、（３）は書き込みアドレス発生器、（４）は
読み出しアドレス発生器、（３０）はＸ／Ｙメそり、（
３１）はＺメモリ、（４４）及び（４５）はランチ回路
、（４６）は比較回路、、 （４７）はオア回路であ
る。
の一部を示すブロック図、第２図は特殊効果発生に伴う
典型的なＺ次元の問題を説明するためのテレビジョン受
像機の画面を模式的に示すものであり、第３図は第１図
で示された装置の一部をより詳細に示すブロック図、第
４図は第１図で示された装置の一部を更により詳細に示
すブロック図、第５図はその装置の動作を説明するのに
使われるタイムチャートである。 （１）はフィールドゼロメモリ、（２）はフィールドワ
ンメモリ、（３）は書き込みアドレス発生器、（４）は
読み出しアドレス発生器、（３０）はＸ／Ｙメそり、（
３１）はＺメモリ、（４４）及び（４５）はランチ回路
、（４６）は比較回路、、 （４７）はオア回路であ
る。
Claims (1)
- 【特許請求の範囲】 ビデオフィールドのサンプル点におけるサンプルデータ
と、各サンプル点のサンプルデータに関連し上記ビデオ
フィールドのビデオ画面に直交する方向にサンプルデー
タの見かけ上の位置を示すＺデータを供給する手段と、 上記ビデオフィールドの各サンプル点におけるサンプル
データを蓄積する第１のメモリー手段と、上記各サンプ
ル点におけるＺデータを蓄積する第２のメモリー手段と
、 上記ビデオフィールドの各サンプル点に対して、入力Ｚ
データの値と上記第２のメモリー手段に蓄積されたその
サンプル点におけるＺデータとを比較し、入力Ｚデータ
の値が上記蓄積されたＺデータによって示されたサンプ
ル点よりも前のサンプル位置を示したときのみ書込みイ
ネーブル信号を供給する手段と、 上記入力サンプルデータを上記第１のメモリー手段に書
込み、 上記新しいＺデータを上記第２のメモリー手段に上記書
込みイネーブル信号の制御により書込む手段とよりなる
ビデオ信号処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8427479 | 1984-10-31 | ||
| GB08427479A GB2166316B (en) | 1984-10-31 | 1984-10-31 | Video signal processing circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116474A true JPS61116474A (ja) | 1986-06-03 |
| JPH0797842B2 JPH0797842B2 (ja) | 1995-10-18 |
Family
ID=10569008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60244582A Expired - Fee Related JPH0797842B2 (ja) | 1984-10-31 | 1985-10-31 | ビデオ信号処理回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4689677A (ja) |
| EP (1) | EP0180385B1 (ja) |
| JP (1) | JPH0797842B2 (ja) |
| AT (1) | ATE55528T1 (ja) |
| CA (1) | CA1251553A (ja) |
| DE (1) | DE3579103D1 (ja) |
| GB (1) | GB2166316B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679041A (en) * | 1985-06-13 | 1987-07-07 | Sun Microsystems, Inc. | High speed Z-buffer with dynamic random access memory |
| GB2181929B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Methods of and apparatus for video signal processing |
| GB2207840B (en) * | 1987-08-07 | 1991-09-25 | Philips Electronic Associated | Method of and apparatus for modifying data stored in a random access memory |
| WO1990002780A1 (en) * | 1988-09-13 | 1990-03-22 | Silicon Graphics, Inc. | Method and apparatus for clearing a region of a z-buffer |
| US5038297A (en) * | 1988-09-13 | 1991-08-06 | Silicon Graphics, Inc. | Method and apparatus for clearing a region of Z-buffer |
| GB8822269D0 (en) * | 1988-09-22 | 1988-10-26 | Questech Ltd | Improvements in & relating to production of digital video effects |
| US4947257A (en) * | 1988-10-04 | 1990-08-07 | Bell Communications Research, Inc. | Raster assembly processor |
| JP2762502B2 (ja) * | 1988-12-29 | 1998-06-04 | ダイキン工業株式会社 | 立体表示方法およびその装置 |
| US6314485B1 (en) * | 1997-11-14 | 2001-11-06 | Agere Systems Guardian Corp. | Automatic status register |
| US10296088B2 (en) * | 2016-01-26 | 2019-05-21 | Futurewei Technologies, Inc. | Haptic correlated graphic effects |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4222048A (en) * | 1978-06-02 | 1980-09-09 | The Boeing Company | Three dimension graphic generator for displays with hidden lines |
| US4317114A (en) * | 1980-05-12 | 1982-02-23 | Cromemco Inc. | Composite display device for combining image data and method |
| US4439760A (en) * | 1981-05-19 | 1984-03-27 | Bell Telephone Laboratories, Incorporated | Method and apparatus for compiling three-dimensional digital image information |
| US4475104A (en) * | 1983-01-17 | 1984-10-02 | Lexidata Corporation | Three-dimensional display system |
| US4697178A (en) * | 1984-06-29 | 1987-09-29 | Megatek Corporation | Computer graphics system for real-time calculation and display of the perspective view of three-dimensional scenes |
-
1984
- 1984-10-31 GB GB08427479A patent/GB2166316B/en not_active Expired
-
1985
- 1985-10-02 US US06/783,116 patent/US4689677A/en not_active Expired - Lifetime
- 1985-10-08 CA CA000492457A patent/CA1251553A/en not_active Expired
- 1985-10-18 DE DE8585307536T patent/DE3579103D1/de not_active Expired - Lifetime
- 1985-10-18 EP EP85307536A patent/EP0180385B1/en not_active Expired - Lifetime
- 1985-10-18 AT AT85307536T patent/ATE55528T1/de not_active IP Right Cessation
- 1985-10-31 JP JP60244582A patent/JPH0797842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2166316A (en) | 1986-04-30 |
| CA1251553A (en) | 1989-03-21 |
| US4689677A (en) | 1987-08-25 |
| ATE55528T1 (de) | 1990-08-15 |
| DE3579103D1 (de) | 1990-09-13 |
| EP0180385B1 (en) | 1990-08-08 |
| EP0180385A1 (en) | 1986-05-07 |
| GB8427479D0 (en) | 1984-12-05 |
| GB2166316B (en) | 1987-10-28 |
| JPH0797842B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644364A (en) | Media pipeline with multichannel video processing and playback | |
| US5107252A (en) | Video processing system | |
| US5231673A (en) | Apparatus for geometrical correction of a distored image | |
| EP0264726A2 (en) | Picture transformation memory | |
| EP0287331A2 (en) | Sampled data memory system eg for a television picture magnification system | |
| JPS61116474A (ja) | ビデオ信号処理回路 | |
| US5373568A (en) | Apparatus for image transformation | |
| JP2006141042A (ja) | マルチチャネル映像処理および再生を備えたメディア・パイプライン | |
| US4941127A (en) | Method for operating semiconductor memory system in the storage and readout of video signal data | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| EP0122094B1 (en) | Electronic still store with high speed sorting and method of operation | |
| US20070030260A1 (en) | Circuit for controlling display of modulated image in an image display device, and image display method and device | |
| US6008854A (en) | Reduced video signal processing circuit | |
| US4511892A (en) | Variable refresh rate for stroke CRT displays | |
| US5333015A (en) | Image signal processing apparatus having noise eliminating and special effect mode | |
| JPS5846459A (ja) | 画信号格納方式 | |
| JPS6258016B2 (ja) | ||
| JPH03286271A (ja) | 画像表示装置 | |
| US7061543B1 (en) | Method and circuit for image-in-image overlay | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JPH066724A (ja) | 画像表示装置 | |
| AU8936698A (en) | Media pipeline with multichannel video processing and playback | |
| JPS63296089A (ja) | 画像表示装置 | |
| JPH031775A (ja) | 磁気記録再生装置のスーパーインポーズ装置 | |
| JPH0535247A (ja) | マスク画面発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |