JPS61113260A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS61113260A
JPS61113260A JP23555084A JP23555084A JPS61113260A JP S61113260 A JPS61113260 A JP S61113260A JP 23555084 A JP23555084 A JP 23555084A JP 23555084 A JP23555084 A JP 23555084A JP S61113260 A JPS61113260 A JP S61113260A
Authority
JP
Japan
Prior art keywords
silicon dioxide
dioxide film
film
heat treatment
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23555084A
Other languages
Japanese (ja)
Inventor
Hiromitsu Kaneko
金子 裕光
Akio Shimano
嶋野 彰夫
Tatsuo Otsuki
達男 大槻
Ikuko Aoki
郁子 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP23555084A priority Critical patent/JPS61113260A/en
Publication of JPS61113260A publication Critical patent/JPS61113260A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To enable to prevent disconnection by making the section with a gentle inclination in the first silicon dioxide film by a method wherein, after the first silicon dioxide film is formed by a vapor deposition method, a heat treatment is performed, the second silicon dioxide film is formed on the first silicon dioxide film and after an opening is simultaneously provided on the first and second silicon dioxide films, the second silicon dioxide film is removed. CONSTITUTION:A silicon dioxide film 4 is formed on a silicon substrate 1 by a normal pressure vapor deposition method, and after that, a heat treatment is performed in an atmosphere of nitrogen. Then, a silicon dioxide film 2 is made to deposit on the film 4 by a normal pressure vapor deposition method in the same way. After that, a photo resist 3 is applied and an opening is simultaneously provided on the films 4 and 2. When an etching is performed on the films 2 and 4 using a mixing solution of hydrofluoric acid and ammonium fluoride, the heat treatment finished film 4 is formed so as to have a gentle inclination. After the photo resist 3 is removed, the upper silicon dioxide film 2 is removed. Lastly, an aluminum film 5 is made to adhere and when the film 5 is used as the wiring layer, no disconnection occurs and the manufacturing yield of the semiconductor device can be made to improve significantly, because the inclination of the film 4 is gentle.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路の製造工程などに用いることが
できる半導体装置の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a semiconductor device that can be used in the manufacturing process of semiconductor integrated circuits.

従来例の構成とその問題点 近年、半導体集積回路はますます高密度化、高性能化さ
れる傾向にあシ、そのため、微細パターン形成法の開発
に対する期待と要望が高まっている。従来、半導体集積
回路ではシリコン酸化膜を用いて微細パターンの形成を
おこなってきたが、71ノコン酸化膜のエツチングによ
り急峻な凹凸を生じ、そのため配線の断線が起ったシ、
硫化ガリウム集積回路のごとき化合物半導体装置におい
ては熱処理時に基板の分解を生、じたシする。
Conventional configurations and their problems In recent years, semiconductor integrated circuits have tended to have higher densities and higher performance, and as a result, expectations and demands for the development of fine pattern forming methods have increased. Conventionally, fine patterns have been formed using silicon oxide films in semiconductor integrated circuits, but the etching of the 71-layer oxide film has resulted in steep unevenness, which has caused disconnections in interconnections.
In compound semiconductor devices such as gallium sulfide integrated circuits, decomposition of the substrate occurs during heat treatment.

以下、図面を参照しながら、上述したような従来の半導
体装置の製造方法について説明する。
Hereinafter, a conventional method for manufacturing a semiconductor device as described above will be described with reference to the drawings.

第1図は従来の半導体装置の製造方法のうち絶縁膜エツ
チング方法を示すものである。第1図において、1は集
積回路なとつが作製されるシリコン基板である。2はシ
リコン基板上に設けられた二酸化シリコン膜、3は二酸
化シリコン膜2に集積回路の微細パターンを焼きつける
フォトレジストである。
FIG. 1 shows an insulating film etching method among conventional semiconductor device manufacturing methods. In FIG. 1, 1 is a silicon substrate on which an integrated circuit is fabricated. 2 is a silicon dioxide film provided on a silicon substrate; 3 is a photoresist for printing a fine pattern of an integrated circuit onto the silicon dioxide film 2;

以上のような半導体装置の製造方法について、まずシリ
コン基板1の上に二酸化シリコン膜2を第1図(alの
ように形成する。さらに、第1図(blのように二酸化
シリコン膜2の上にフォトレジスト3を塗布し、露光後
現像する。次に、第1図fclのように二酸化シリコン
膜2をエツチングする。最後に、フォトレジスト3を除
去して第1図(dのように二酸化シリコン膜2のエツチ
ングを終了する。
Regarding the method for manufacturing a semiconductor device as described above, first, a silicon dioxide film 2 is formed on a silicon substrate 1 as shown in FIG. 1 (al). A photoresist 3 is applied to the film, exposed and developed. Next, the silicon dioxide film 2 is etched as shown in FIG. Etching of the silicon film 2 is completed.

しかしながら、上記のような構成では、第1図(dlの
ように二酸化シリコン膜2のエツチング断面が急峻にな
るので、二酸化シリコン膜2の上に配線をおこなう場合
に断線が生じたり、ちるいはその上に別の絶縁膜を形成
するときに膜の被覆性力5悪くなるという欠点を有して
いた。
However, in the above structure, the etched cross section of the silicon dioxide film 2 becomes steep as shown in FIG. It has a drawback that when another insulating film is formed on top of it, the covering property of the film deteriorates.

発明の目的 良くすることのできる半導体装置の製造方法を提供する
ものである。
SUMMARY OF THE INVENTION An object of the invention is to provide a method of manufacturing a semiconductor device that can be improved.

発明の構成 、 この目的を達成するために本発明の半導体装置の製造方
法は、化学蒸着法による第1の二酸化シリコン膜形成工
程と、第1の二酸化シリコン膜熱処理工程と、第1の二
酸化シリコン膜上に同一方法による第2の二酸化シリコ
ン膜形成工程と、第1、第2の二酸化シリコン膜同時エ
ッチング工程と、第2の二酸化シリコン膜除去工程から
構成されており、この構成によって傾斜のゆるやかな断
面を作り配線の際に生じる断線を防止することができる
。さらに絶縁膜をその上に形成するときの被覆性を向上
させることが可能である。
Structure of the Invention To achieve this object, the method for manufacturing a semiconductor device of the present invention includes a first silicon dioxide film forming step by chemical vapor deposition, a first silicon dioxide film heat treatment step, and a first silicon dioxide film forming step. It consists of a step of forming a second silicon dioxide film on the film using the same method, a step of simultaneously etching the first and second silicon dioxide films, and a step of removing the second silicon dioxide film. It is possible to create a cross-section with a wide cross-section and prevent wire breaks that occur during wiring. Furthermore, it is possible to improve coverage when an insulating film is formed thereon.

実施例の説明 以下、本発明の一実施例について、図面を参照しながら
説明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の第1の実施例における半導体装置の製
造方法の製造工程を示すものである。第2図において、
1はシリコン基板、2は未熱処理の二酸化シリコン膜、
3は7オトレジスト、4は熱処理済みの二酸化シリコン
膜、5はアルミニウム配線である。
FIG. 2 shows the manufacturing steps of the method for manufacturing a semiconductor device according to the first embodiment of the present invention. In Figure 2,
1 is a silicon substrate, 2 is an unheated silicon dioxide film,
3 is a 7-photoresist, 4 is a heat-treated silicon dioxide film, and 5 is an aluminum wiring.

以上のように構成された半導体装置の製造方法について
、以下その動作を説明する。まずシリコン基板1の上に
常圧化学蒸着法により6Q0〇への二酸化シリコン膜4
を形成したのち、窒素雰囲気中で500°C1時間の熱
処理を施した。次に熱処理を施した二酸化シリコン膜4
の上に同じく常圧化学蒸着法により1000人の二酸化
シリコン膜2を堆積させた。その後フォトレジスト3を
塗布し第2図(alに示すようにフォトレジスト3を開
孔した。これを弗酸と弗化アンモニウムの体積比1:6
の混合液で二酸化シリコン膜2,4をエツチングすると
その形状は第2図(blのように熱処理済み二酸化シリ
コン膜4が緩かな傾斜を持つようになる。
The operation of the method for manufacturing the semiconductor device configured as described above will be described below. First, a silicon dioxide film 4 of 6Q0〇 is formed on a silicon substrate 1 by atmospheric pressure chemical vapor deposition.
After forming, heat treatment was performed at 500° C. for 1 hour in a nitrogen atmosphere. Next, heat-treated silicon dioxide film 4
A silicon dioxide film 2 of 1,000 layers was deposited thereon by the same atmospheric pressure chemical vapor deposition method. Thereafter, photoresist 3 was applied and holes were opened in the photoresist 3 as shown in Figure 2 (al).
When the silicon dioxide films 2 and 4 are etched with the mixed solution, the heat-treated silicon dioxide film 4 has a gentle slope as shown in FIG. 2 (bl).

これは常圧二酸化シリコン膜20弗酸・弗化アンモニウ
ム混合液に対するエツチング速度が第3図に示すように
熱処理を施すことにより低下するために生じるものであ
る。即ち熱処理を施さない上層二酸化シリコン膜2のエ
ツチング速度が0.7μV分であるのに対し、熱処理を
施した下層二酸化シリコン膜4のそれは0.45μm/
分となるため、下層二酸化シリコン膜4がエツチングさ
れる間、上層二酸化シリコン膜2の横方向エツチングが
進行することによって緩かな傾斜断面となる。しかしな
がら上層の二酸化シリコン膜2のエツチング断面は急峻
となるためフォトレジスト3の除去ののち上層の二酸化
シリコン膜2を除去すると第2図(clに示すように緩
かな傾斜のエツチング断面を有する二酸化シリコン膜4
のみが残る。
This occurs because the etching rate of the atmospheric pressure silicon dioxide film 20 with respect to the hydrofluoric acid/ammonium fluoride mixed solution is reduced by the heat treatment as shown in FIG. In other words, the etching rate of the upper silicon dioxide film 2 without heat treatment is 0.7 μV, whereas that of the lower silicon dioxide film 4 with heat treatment is 0.45 μm/min.
Therefore, while the lower silicon dioxide film 4 is being etched, the lateral etching of the upper silicon dioxide film 2 progresses, resulting in a gently sloped cross section. However, since the etched cross section of the upper silicon dioxide film 2 becomes steep, if the upper silicon dioxide film 2 is removed after the photoresist 3 is removed, the etched cross section of the upper silicon dioxide film 2 is etched as shown in FIG. membrane 4
only remains.

最後にアルミニウム5を付着させ配線として用いると二
酸化シリコン膜4のエツチング断面がなだらかなためこ
こで断線を起こすことはなく集積回路の歩留を大幅に向
上させることができた。以上のように本実施例によれば
、二酸化シリコン膜を従来の一層構造から、熱処理を施
した二酸化シリコン膜4と熱処理を施さない二酸化シリ
コン膜2の二層構造に変えたことにより、上層および下
層の二酸化シリコン膜のエツチング速度の差を利用して
傾斜のゆるやかなエツチング断面を作ることができ、ア
ルミニウム配a6の断線を防止することが可能となる。
Finally, when aluminum 5 is deposited and used as a wiring, the etched cross section of the silicon dioxide film 4 is gentle, so no disconnection occurs here, and the yield of integrated circuits can be greatly improved. As described above, according to this embodiment, the silicon dioxide film is changed from the conventional single-layer structure to a two-layer structure consisting of the silicon dioxide film 4 subjected to heat treatment and the silicon dioxide film 2 not subjected to heat treatment. By utilizing the difference in the etching speed of the underlying silicon dioxide film, it is possible to create an etched cross section with a gentle slope, making it possible to prevent disconnection of the aluminum wiring a6.

以下、本発明の第2の実施例について、図面を参照しな
がら説明する。
A second embodiment of the present invention will be described below with reference to the drawings.

第4図は、本発明の第2の実施例における半導体装置の
製造方法の製造工程を示すものである。
FIG. 4 shows a manufacturing process of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

同図において、6は集積回路の作られる砒化ガリウム基
板、7はイオン注入後の活性化の時にキャップとして用
いられるシリコン窒化膜である。
In the figure, 6 is a gallium arsenide substrate on which an integrated circuit is made, and 7 is a silicon nitride film used as a cap during activation after ion implantation.

以上のように構成された半導体装置の製造方法について
、以下その動作を説明する。第4図(a+より第4図(
clに至る砒化ガリウム基板6上の二酸化シリコン膜に
ゆるやかなエツチング断面を持たせる工程は第1の実施
例と全く同じである。
The operation of the method for manufacturing the semiconductor device configured as described above will be described below. Figure 4 (from a+ Figure 4 (
The process of giving a gentle etching cross section to the silicon dioxide film on the gallium arsenide substrate 6 up to Cl is exactly the same as in the first embodiment.

その後二酸化シリコン膜4をマスクとしてシリコンイオ
ン全開孔部にイオン注入した。注入した不純物を活性化
させるため第4図(dのように2000人のシリコン窒
化膜7 気相成長させ、SOO°C化ガリウム基板6か
らの砒素蒸発を抑制することができた。
Thereafter, silicon ions were implanted into all the openings using the silicon dioxide film 4 as a mask. In order to activate the implanted impurities, a silicon nitride film 7 of 2,000 layers was grown in a vapor phase as shown in FIG.

以上のように、本実施例によればイオン注入マスクとし
ての二酸化シリコン膜を熱処理済みの下層と未熱処理の
上層の二層構造とすることによ垢傾斜の緩かなエツチン
グ断面が炸裂できシリコン窒化膜の被覆性を向上させる
ことができる。従って熱処理時の砒化ガリウム基板の分
解を防ぐことができる。
As described above, according to this embodiment, by forming the silicon dioxide film as an ion implantation mask into a two-layer structure consisting of a heat-treated lower layer and an unheated upper layer, the etching cross section with a gentle slope can be exploded. The coverage of the film can be improved. Therefore, decomposition of the gallium arsenide substrate during heat treatment can be prevented.

なお、第1の実施例では二酸化ンリコン膜の生成方法を
常圧化学蒸着法としたが、二酸化7リコン膜の生成方法
は常圧化学蒸着法に限定されるものではなく、化学的に
二酸化シリコン膜を生成するという機能を有するもので
あれば何でもよい。
In the first embodiment, the method for producing the silicon dioxide film was the atmospheric pressure chemical vapor deposition method, but the method for producing the silicon dioxide film is not limited to the atmospheric pressure chemical vapor deposition method. Any material may be used as long as it has the function of forming a film.

例えばプラズマ化学蒸着法を用いることができる。For example, plasma chemical vapor deposition can be used.

また、第2の実施例では半導体基板は砒化ガリウムとし
たが、半導体基板は砒化インジウムとしてもよいことは
言うまでもない。
Further, in the second embodiment, the semiconductor substrate is made of gallium arsenide, but it goes without saying that the semiconductor substrate may be made of indium arsenide.

発明の効果 以上のように本発明は、化学蒸着法による第1の二酸化
シリコン膜形成工程と、第1の二酸化7リコン膜熱処理
工程と、第1の二酸化シリコン膜される配線金属又は絶
縁膜の被覆性を良くすることができ、その実用的効果は
大なるものがある。
Effects of the Invention As described above, the present invention includes a step of forming a first silicon dioxide film by a chemical vapor deposition method, a heat treatment step of a first silicon dioxide film, and a step of forming a wiring metal or an insulating film to be formed into the first silicon dioxide film. The coating properties can be improved, and the practical effects thereof are great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(&)〜(dlは従来の半導体装置の製造方法を
示す工程断面図、第2図(at〜(dlは本発明の第1
の実施例における半導体装置の製造方法の工程断面図、
第3図は二酸化シリコン膜のエツチング速度と熱処理温
度との関係を示す特性図、第4図(al〜fd)は本発
明の第2の実施例における半導体装置の製造方法を示す
工程断面図である。 1・・・・・・シリコン基板、2・・・・・・未熱処理
の二酸化シリコン膜、3・・・・−・フォトレジスト、
4・・・・・・熱処理済みの二酸化シリコン膜、6・・
・・・・アルミニウム配線層、6・・・・・・砒化ガリ
ウム基板、7・・・・・・シリコン窒化膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 1N2図 第3図 1    塾処工!逼A(・C2 し
1(&) to (dl are process cross-sectional views showing the conventional method for manufacturing a semiconductor device, and FIG.
A process cross-sectional view of a method for manufacturing a semiconductor device in an example of
FIG. 3 is a characteristic diagram showing the relationship between the etching rate of the silicon dioxide film and the heat treatment temperature, and FIG. be. 1...Silicon substrate, 2...Unheated silicon dioxide film, 3...--Photoresist,
4...Heat-treated silicon dioxide film, 6...
. . . Aluminum wiring layer, 6 . . . Gallium arsenide substrate, 7 . . . Silicon nitride film. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 1N2 Figure 3 Figure 1 Cram school!逼A(・C2 し

Claims (1)

【特許請求の範囲】[Claims]  半導体基板上に化学蒸着法により第1の二酸化シリコ
ン膜を形成する工程と、前記第1の二酸化シリコン膜を
熱処理する工程と、前記第1の二酸化シリコン膜の上に
前記第1の二酸化シリコン膜と同一方法により第2の二
酸化シリコン膜を形成する工程と、前記第1、第2の二
酸化シリコン膜を同時に開孔する工程と、前記第2の二
酸化シリコン膜を除去する工程とを備えたことを特徴と
する半導体装置の製造方法。
forming a first silicon dioxide film on a semiconductor substrate by chemical vapor deposition; heat treating the first silicon dioxide film; and forming the first silicon dioxide film on the first silicon dioxide film. forming a second silicon dioxide film by the same method as described above; simultaneously opening holes in the first and second silicon dioxide films; and removing the second silicon dioxide film. A method for manufacturing a semiconductor device, characterized by:
JP23555084A 1984-11-08 1984-11-08 Manufacture of semiconductor device Pending JPS61113260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23555084A JPS61113260A (en) 1984-11-08 1984-11-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23555084A JPS61113260A (en) 1984-11-08 1984-11-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS61113260A true JPS61113260A (en) 1986-05-31

Family

ID=16987641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23555084A Pending JPS61113260A (en) 1984-11-08 1984-11-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS61113260A (en)

Similar Documents

Publication Publication Date Title
JP2765561B2 (en) Fabrication method of fine aerial wiring
JPS61113260A (en) Manufacture of semiconductor device
JP2808674B2 (en) Method for manufacturing semiconductor device
JPS61172336A (en) Formation of electrode opening of semiconductor device
JPS6387741A (en) Manufacture of semiconductor device
JPS6193629A (en) Manufacture of semiconductor device
JPS61288445A (en) Manufacture of semiconductor device
JPS61263138A (en) Manufacture of semiconductor device
JPS63204730A (en) Formation of fine pattern
JPH0222844A (en) Semiconductor integrated circuit
JPS6130031A (en) Manufacture of semiconductor device
JPS61174638A (en) Formation for electrode metal wiring pattern
JPH0531301B2 (en)
JPH03263834A (en) Manufacture of semiconductor device
JPH03127827A (en) Manufacture of semiconductor device
JPS6137781B2 (en)
JPS6184033A (en) Semiconductor device and manufacture thereof
JPS5928344A (en) Manufacture of semiconductor device
JPH03259530A (en) Manufacture of multilayer interconnection structure of semiconductor device
JPS63289818A (en) Manufacture of semiconductor device
JPS60227440A (en) Manufacture of semiconductor device
JPS61216344A (en) Manufacture of semiconductor device
JPS641065B2 (en)
JPH04196465A (en) Production of semiconductor device
JPH01181449A (en) Manufacture of semiconductor device