JPS6111009B2 - - Google Patents
Info
- Publication number
- JPS6111009B2 JPS6111009B2 JP53025935A JP2593578A JPS6111009B2 JP S6111009 B2 JPS6111009 B2 JP S6111009B2 JP 53025935 A JP53025935 A JP 53025935A JP 2593578 A JP2593578 A JP 2593578A JP S6111009 B2 JPS6111009 B2 JP S6111009B2
- Authority
- JP
- Japan
- Prior art keywords
- ladder
- shaped circuit
- coupling
- field effect
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 50
- 238000010168 coupling process Methods 0.000 claims description 50
- 238000005859 coupling reaction Methods 0.000 claims description 50
- 230000005669 field effect Effects 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 5
- AMHIJMKZPBMCKI-PKLGAXGESA-N ctds Chemical compound O[C@@H]1[C@@H](OS(O)(=O)=O)[C@@H]2O[C@H](COS(O)(=O)=O)[C@H]1O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@H](CO)[C@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O2 AMHIJMKZPBMCKI-PKLGAXGESA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Shift Register Type Memory (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、縦続接続した少くとも３個のはしご
形回路区分と、信号入力端子から１個以上の前記
はしご形回路区分の入力端子に結合する結合装置
と、１個以上の前記はしご形回路区分の出力端子
から信号出力端子に結合する結合装置と、１個の
前記結合装置内に或は１個の前記はしご形回路区
分とその後段の前記はしご形回路区分との間の結
合装置内にまたはこれら双方の結合装置内に設け
た重み調整装置とを具えるはしご形回路装置に関
するものである。
形回路区分と、信号入力端子から１個以上の前記
はしご形回路区分の入力端子に結合する結合装置
と、１個以上の前記はしご形回路区分の出力端子
から信号出力端子に結合する結合装置と、１個の
前記結合装置内に或は１個の前記はしご形回路区
分とその後段の前記はしご形回路区分との間の結
合装置内にまたはこれら双方の結合装置内に設け
た重み調整装置とを具えるはしご形回路装置に関
するものである。
この種類のはしご形回路装置は例えば信号をア
ナログ的に処理するのに用いることができ、この
場合すべてのはしご形回路区分がはしご形回路網
を構成する。或はまた上述したはしご形回路装置
は信号をデジタル的に処理するのに用いることが
でき、この場合すべてのはしご形回路区分が、入
力端子にアナログ形態で或はデジタル形態で供給
される信号をクロツクパルスによる影響の下で入
力端子から出力端子に向つて段階的にシフトさせ
るシフトレジスタを構成し、従つて各はしご形回
路区分はシフトレジスタの各段を構成する。後者
のシフトレジスタは例えばBBD（Bucket
Brigade Device）或はCCD（Charge Coupled
Device）のような電荷移送電子（CTD）として
構成することができる。
ナログ的に処理するのに用いることができ、この
場合すべてのはしご形回路区分がはしご形回路網
を構成する。或はまた上述したはしご形回路装置
は信号をデジタル的に処理するのに用いることが
でき、この場合すべてのはしご形回路区分が、入
力端子にアナログ形態で或はデジタル形態で供給
される信号をクロツクパルスによる影響の下で入
力端子から出力端子に向つて段階的にシフトさせ
るシフトレジスタを構成し、従つて各はしご形回
路区分はシフトレジスタの各段を構成する。後者
のシフトレジスタは例えばBBD（Bucket
Brigade Device）或はCCD（Charge Coupled
Device）のような電荷移送電子（CTD）として
構成することができる。
英国特許第1427626号明細書には複数個のはし
ご形回路区分を有するシフトレジスタを具えるは
しご形回路装置が記載されており、この場合各は
しご形回路区分から次のはしご形回路区分への信
号移送は種々のはしご形回路区分内に含まれるト
ランジスタの制御電極に印加されるクロツク電圧
によつて制御される。また種々の回路区分と信号
出力端子との間には結合装置が設けられており、
これら結合装置の各々には重み調整装置が設けら
れており、各重み調整装置は一対の他の電界効果
トランジスタを有しており、これら電界効果トラ
ンジスタのゲートに特定のバイアス電圧を供給す
るようにしている。これにより出力端子に転送さ
れる信号の重みは２つのゲート電極電圧間の差を
調整することにより調整することができる。しか
しこのようにして重みを決定すると信号移送を非
直線的としてしまう欠点があるということを確か
めた。
ご形回路区分を有するシフトレジスタを具えるは
しご形回路装置が記載されており、この場合各は
しご形回路区分から次のはしご形回路区分への信
号移送は種々のはしご形回路区分内に含まれるト
ランジスタの制御電極に印加されるクロツク電圧
によつて制御される。また種々の回路区分と信号
出力端子との間には結合装置が設けられており、
これら結合装置の各々には重み調整装置が設けら
れており、各重み調整装置は一対の他の電界効果
トランジスタを有しており、これら電界効果トラ
ンジスタのゲートに特定のバイアス電圧を供給す
るようにしている。これにより出力端子に転送さ
れる信号の重みは２つのゲート電極電圧間の差を
調整することにより調整することができる。しか
しこのようにして重みを決定すると信号移送を非
直線的としてしまう欠点があるということを確か
めた。
本発明の目的は上述した欠点を減少させること
にある。
にある。
本発明はしご形回路装置は、縦続接続した少く
とも３個のはしご形回路区分と、信号入力端子か
ら複数個の前記はしご形回路区分の入力端子に結
合する結合装置と、１個の前記はしご形回路区分
の出力端子から信号出力端子に結合する結合装置
と、１個の前記はしご形回路区分の入力端子に結
合する１個の前記結合装置内に或は１個の前記は
しご形回路区分とその後段のはしご形回路区分と
の間の結合装置内にまたはこれら双方の結合装置
内に設けた重み調整装置とを具え、少くとも１個
の前記重み調整装置が第１および第２の電界効果
トランジスタを有し、これら電界効果トランジス
タのチヤネル領域が互に異なる長さ対幅の比を有
し、前記第１電界効果トランジスタのチヤネルを
これに対応する結合装置と直列に設け、前記第１
電界効果トランジスタの一方の主電極を、この一
方の主電極へ或はこの一方の主電極から結合する
結合装置から見て前記第２電界効果トランジスタ
の対応する主電極と実質上共通とし、前記第１お
よび第２電界効果トランジスタの双方を同一の半
導体本体に集積化したことを特徴とする。
とも３個のはしご形回路区分と、信号入力端子か
ら複数個の前記はしご形回路区分の入力端子に結
合する結合装置と、１個の前記はしご形回路区分
の出力端子から信号出力端子に結合する結合装置
と、１個の前記はしご形回路区分の入力端子に結
合する１個の前記結合装置内に或は１個の前記は
しご形回路区分とその後段のはしご形回路区分と
の間の結合装置内にまたはこれら双方の結合装置
内に設けた重み調整装置とを具え、少くとも１個
の前記重み調整装置が第１および第２の電界効果
トランジスタを有し、これら電界効果トランジス
タのチヤネル領域が互に異なる長さ対幅の比を有
し、前記第１電界効果トランジスタのチヤネルを
これに対応する結合装置と直列に設け、前記第１
電界効果トランジスタの一方の主電極を、この一
方の主電極へ或はこの一方の主電極から結合する
結合装置から見て前記第２電界効果トランジスタ
の対応する主電極と実質上共通とし、前記第１お
よび第２電界効果トランジスタの双方を同一の半
導体本体に集積化したことを特徴とする。
更に本発明はしご形回路装置は、縦続接続した
少くとも３個のはしご形回路区分と、信号入力端
子から１個の前記はしご形回路区分の入力端子に
結合する結合装置と、複数個の前記はしご形回路
区分の出力端子から信号出力端子に結合する結合
装置と、１個の前記はしご形回路区分から結合す
る１個の前記結合装置内に或は１個の前記はしご
形回路区分とその後段のはしご形回路区分との間
の結合装置内にまたはこれら双方の結合装置内に
設けた重み調整装置とを具え、少くとも１個の前
記重み調整装置が第１および第２の電界効果トラ
ンジスタを有し、これら電界効果トランジスタの
チヤネル領域が互に異なる長さ対幅の比を有し、
前記第１電界効果トランジスタのチヤネルをこれ
と対応する結合装置と直列に設け、前記第１電界
効果トランジスタのソース電極を、このソース電
極へ結合する結合装置から見て前記第２電界効果
トランジスタのソース電極と実質上共通とし、前
記第１および第２電界効果トランジスタの双方を
同一の半導体本体に集積化したことを特徴とす
る。
少くとも３個のはしご形回路区分と、信号入力端
子から１個の前記はしご形回路区分の入力端子に
結合する結合装置と、複数個の前記はしご形回路
区分の出力端子から信号出力端子に結合する結合
装置と、１個の前記はしご形回路区分から結合す
る１個の前記結合装置内に或は１個の前記はしご
形回路区分とその後段のはしご形回路区分との間
の結合装置内にまたはこれら双方の結合装置内に
設けた重み調整装置とを具え、少くとも１個の前
記重み調整装置が第１および第２の電界効果トラ
ンジスタを有し、これら電界効果トランジスタの
チヤネル領域が互に異なる長さ対幅の比を有し、
前記第１電界効果トランジスタのチヤネルをこれ
と対応する結合装置と直列に設け、前記第１電界
効果トランジスタのソース電極を、このソース電
極へ結合する結合装置から見て前記第２電界効果
トランジスタのソース電極と実質上共通とし、前
記第１および第２電界効果トランジスタの双方を
同一の半導体本体に集積化したことを特徴とす
る。
変形例としては、各はしご形回路区分を一対の
はしご形回路区分を以つて構成し、はしご形回路
区分対の一方のはしご形回路区分より成るはしご
形回路区分群のはしご形回路区分を縦続接続し、
各はしご形回路区分対の他方のはしご形回路区分
より成るはしご形回路区分群のはしご形回路区分
を縦続接続する。
はしご形回路区分を以つて構成し、はしご形回路
区分対の一方のはしご形回路区分より成るはしご
形回路区分群のはしご形回路区分を縦続接続し、
各はしご形回路区分対の他方のはしご形回路区分
より成るはしご形回路区分群のはしご形回路区分
を縦続接続する。
図面につき本発明を説明する。
第１図に基本的な構成で示す本発明はしご形回
路装置は複数個のはしご形回路区分１，２，３，
４を具え、第１区分１に供給される信号Ｖiはこ
の第１区分１と、第２区分２と、第３区分３と、
第４区分４とを通る。これらの区分内には例えば
英国特許第517516号明細書に記載されているよう
な回路素子を設け、入力端子に供給された信号電
圧をこのようにして形成したはしご形回路網の区
分に通し、各区分がその入力端子に供給される信
号をある値だけ遅延させ、これによりはしご形回
路装置のパルス応答特性を決定するようにするこ
とができる。区分１，２，３および４の出力端子
に生じる信号は各別の重み調整装置５，６，７お
よび８をそれぞれ経て共通の加算装置９にも供給
する。従つて適当に選択された重みを付けられた
信号部分が加算装置９に給され、入力信号Ｖiに
所望の伝達特性を与えて出力信号Ｖpを得る。
路装置は複数個のはしご形回路区分１，２，３，
４を具え、第１区分１に供給される信号Ｖiはこ
の第１区分１と、第２区分２と、第３区分３と、
第４区分４とを通る。これらの区分内には例えば
英国特許第517516号明細書に記載されているよう
な回路素子を設け、入力端子に供給された信号電
圧をこのようにして形成したはしご形回路網の区
分に通し、各区分がその入力端子に供給される信
号をある値だけ遅延させ、これによりはしご形回
路装置のパルス応答特性を決定するようにするこ
とができる。区分１，２，３および４の出力端子
に生じる信号は各別の重み調整装置５，６，７お
よび８をそれぞれ経て共通の加算装置９にも供給
する。従つて適当に選択された重みを付けられた
信号部分が加算装置９に給され、入力信号Ｖiに
所望の伝達特性を与えて出力信号Ｖpを得る。
或はまたはしご形回路装置を入力信号に対して
デジタル的に作動するようにすることができ、こ
の場合区分１〜４を、電荷の形態の信号がクロツ
クパルスによる制御の下である区分から次の区分
にシフトされ、その特定部分が取出されて重み調
整装置により加算装置９に供給されるように構成
することができる。この種のはしご形回路装置は
集積回路を目的とした前記の英国特許第1427626
号明細書から既知であり、この集積回路は前述し
たように重み調整装置として複数の電界効果トラ
ンジスタ対を有しており、各電界効果トランジス
タ対の２個のトランジスタのゲート電極電圧の平
均を同じとし、各電界効果トランジスタ対の２個
のトランジスタのゲート電極電圧間の差によつて
対応する重みを決定している。
デジタル的に作動するようにすることができ、こ
の場合区分１〜４を、電荷の形態の信号がクロツ
クパルスによる制御の下である区分から次の区分
にシフトされ、その特定部分が取出されて重み調
整装置により加算装置９に供給されるように構成
することができる。この種のはしご形回路装置は
集積回路を目的とした前記の英国特許第1427626
号明細書から既知であり、この集積回路は前述し
たように重み調整装置として複数の電界効果トラ
ンジスタ対を有しており、各電界効果トランジス
タ対の２個のトランジスタのゲート電極電圧の平
均を同じとし、各電界効果トランジスタ対の２個
のトランジスタのゲート電極電圧間の差によつて
対応する重みを決定している。
第１図の装置には重み調整装置として電界効果
トランジスタ対をも用いることができる。しか
し、既知の装置と相違して、第１図の重み調整装
置によつて与えられる重みを、各重み調整装置に
設けた２個の電界効果トランジスタのチヤネル長
Ｌとチヤネル幅Ｗとの間の相対的比を適当に選択
することにより予め決定し、これにより得た重み
の微調整のみを、これら電界効果トランジスタの
互に等しいゲート電極電圧に差電圧を重畳するこ
とにより達成する。
トランジスタ対をも用いることができる。しか
し、既知の装置と相違して、第１図の重み調整装
置によつて与えられる重みを、各重み調整装置に
設けた２個の電界効果トランジスタのチヤネル長
Ｌとチヤネル幅Ｗとの間の相対的比を適当に選択
することにより予め決定し、これにより得た重み
の微調整のみを、これら電界効果トランジスタの
互に等しいゲート電極電圧に差電圧を重畳するこ
とにより達成する。
第２図は第１図に示す１個の重み調整装置の構
成の一例を示す。前記の英国特許第1427626号明
細書に記載されている重み調整装置と同様に、第
２図の重み調整装置には、一方の主電極、この場
合ソース電極を実質上共通とした２個の電界効果
トランジスタ１１および１２を設け、これら電界
効果トランジスタを、（第１図のはしご形回路装
置１，２，３，４に相当する）CTD（電荷移送
素子）のはしご形回路区分１３と、（第１図の加
算装置９に相当する）平衡加算装置１４とに接続
する。CTDの入力端子に供給された信号Ｖiはク
ロツクパルスＴによる制御の下でシフトされ、所
定時間遅延された後区分１３に到達する。信号Ｖ
iは電圧の形態で供給することができ、或はCTD
が光に感応するものである場合には光の形態で供
給するこができる。CTDの不必要な電流負荷を
無くすためにはバイポーラトランジスタよりも電
界効果トランジスタが重み調整装置に用いられ
る。これらトランジスタの双方は１回の処理で集
積回路に形成し、これらのトランジスタがチヤネ
ル長L1およびL2とチヤネル幅W1およびW2とをそ
れぞれ有するようにする。区分１３と加算装置１
４との間の透過率αは一次近似式α＝ａ＋bvで
与えられる。ここにａおよびｂは定数であり、
2vはトランジスタ１１および１２のゲート電極
電圧間の差である。これらの定数ａおよびｂはト
ランジスタの設定に依存し、一次近似式でＶ−Ｖ
d（ここにＶは２つのトランジスタの平均ゲート
電極電圧であり、Ｖdはトランジスタの入力限界
電圧である）に反比例するとともに Ｗ１Ｌ２−Ｗ２Ｌ１／Ｗ１Ｌ２＋Ｗ２Ｌ
１ に正比例する。前記の英国特許第1427626号明細
書では、２つのトランジスタの形状寸法を同一で
あるとしている。このように２つのトランジスタ
の形状寸法が同じであり、これらトランジスタの
２つのゲート電極電圧間の差を適当に選択するこ
とにより重み調整を行なつたとすると、この重み
調整により信号歪みを生ぜしめる。その理由は、
重み調整装置１１，１２に供給される信号の基本
波に対する高調波の大部分或はわずかな部分が、
２つのトランジスタ１１および１２のゲート電極
電圧間の差2vおよびこれらゲート電極電圧の平
均値に依存してこれらトランジスタ１１および１
２を経て加算装置１４に供給されるためである。
成の一例を示す。前記の英国特許第1427626号明
細書に記載されている重み調整装置と同様に、第
２図の重み調整装置には、一方の主電極、この場
合ソース電極を実質上共通とした２個の電界効果
トランジスタ１１および１２を設け、これら電界
効果トランジスタを、（第１図のはしご形回路装
置１，２，３，４に相当する）CTD（電荷移送
素子）のはしご形回路区分１３と、（第１図の加
算装置９に相当する）平衡加算装置１４とに接続
する。CTDの入力端子に供給された信号Ｖiはク
ロツクパルスＴによる制御の下でシフトされ、所
定時間遅延された後区分１３に到達する。信号Ｖ
iは電圧の形態で供給することができ、或はCTD
が光に感応するものである場合には光の形態で供
給するこができる。CTDの不必要な電流負荷を
無くすためにはバイポーラトランジスタよりも電
界効果トランジスタが重み調整装置に用いられ
る。これらトランジスタの双方は１回の処理で集
積回路に形成し、これらのトランジスタがチヤネ
ル長L1およびL2とチヤネル幅W1およびW2とをそ
れぞれ有するようにする。区分１３と加算装置１
４との間の透過率αは一次近似式α＝ａ＋bvで
与えられる。ここにａおよびｂは定数であり、
2vはトランジスタ１１および１２のゲート電極
電圧間の差である。これらの定数ａおよびｂはト
ランジスタの設定に依存し、一次近似式でＶ−Ｖ
d（ここにＶは２つのトランジスタの平均ゲート
電極電圧であり、Ｖdはトランジスタの入力限界
電圧である）に反比例するとともに Ｗ１Ｌ２−Ｗ２Ｌ１／Ｗ１Ｌ２＋Ｗ２Ｌ
１ に正比例する。前記の英国特許第1427626号明細
書では、２つのトランジスタの形状寸法を同一で
あるとしている。このように２つのトランジスタ
の形状寸法が同じであり、これらトランジスタの
２つのゲート電極電圧間の差を適当に選択するこ
とにより重み調整を行なつたとすると、この重み
調整により信号歪みを生ぜしめる。その理由は、
重み調整装置１１，１２に供給される信号の基本
波に対する高調波の大部分或はわずかな部分が、
２つのトランジスタ１１および１２のゲート電極
電圧間の差2vおよびこれらゲート電極電圧の平
均値に依存してこれらトランジスタ１１および１
２を経て加算装置１４に供給されるためである。
第１および２図に示す装置では既知の装置と相
違して各重み調整装置の電界効果トランジスタ対
のゲート電極電圧を互にほぼ等しくし、好適には
これらのゲート電極電圧の値を信号の高調波に及
ぼす悪影響が最少となるように選択する。所要の
重みは、各重み調整装置に設けるトランジスタ、
例えば第２図のトランジスタ１１および１２を、
互に異なる長さ／幅の比Ｌ／Ｗを有するチヤネル
が形成されるように構成することにより予め設定
しておく。必要に応じ、各重み調整装置に設けた
トランジスタ対のゲート電極電圧間に差2vを与
えることにより、この重み調整装置によつて得ら
れた重みの微調整のみを行なう。これらの差は、
CTD区分および重み調整装置と同じ半導体装置
に集積化しうる固定メモリ（ROM）に記憶させ
ることができ、このメモリは重みの所望微調整が
所要の精度で達成されるようにプログラミングす
る。これに必要な装置を第２図に１５で示す。
違して各重み調整装置の電界効果トランジスタ対
のゲート電極電圧を互にほぼ等しくし、好適には
これらのゲート電極電圧の値を信号の高調波に及
ぼす悪影響が最少となるように選択する。所要の
重みは、各重み調整装置に設けるトランジスタ、
例えば第２図のトランジスタ１１および１２を、
互に異なる長さ／幅の比Ｌ／Ｗを有するチヤネル
が形成されるように構成することにより予め設定
しておく。必要に応じ、各重み調整装置に設けた
トランジスタ対のゲート電極電圧間に差2vを与
えることにより、この重み調整装置によつて得ら
れた重みの微調整のみを行なう。これらの差は、
CTD区分および重み調整装置と同じ半導体装置
に集積化しうる固定メモリ（ROM）に記憶させ
ることができ、このメモリは重みの所望微調整が
所要の精度で達成されるようにプログラミングす
る。これに必要な装置を第２図に１５で示す。
所望に応じ、CTDの区分１３から取出された
信号を直接でなくソースフオロワトランジスタを
経てトランジスタ１１および１２に供給すること
もできる。
信号を直接でなくソースフオロワトランジスタを
経てトランジスタ１１および１２に供給すること
もできる。
第２図における加算装置１４はプツシユプル出
力増幅器の入力端子に接続することができ、この
増幅器は、はしご形回路区分１３から取出され重
み調整装置１１，１２により重み付けされ加算装
置１４の２本の導線に差信号として現われた信号
を増幅する。
力増幅器の入力端子に接続することができ、この
増幅器は、はしご形回路区分１３から取出され重
み調整装置１１，１２により重み付けされ加算装
置１４の２本の導線に差信号として現われた信号
を増幅する。
第２図に示す装置の変形例として、各重み調整
装置の一方のトランジスタの出力端子（ドレイン
電極）を固定電位点に接続し、他方のトランジス
タの出力端子（ドレイン電極）を加算装置１４の
２本の導線の一方に接続するようにすることがで
きる。このようにした装置を第３図に示す。この
第３図には、所望に応じ、正の重みを与える重み
調整装置１１，１２の出力端子が接続された加算
装置１４の入力端子とは異なる正負符号を有する
入力端子に重み調整装置１１′，１２′の出力端子
を接続することにより負の重みを得ることができ
るということも示す。はしご形回路区分１３およ
び１３′の（浮遊）出力端子をトランジスタ１
１，１２および１１′，１２′の主電極（共通ソー
ス電極）にそれぞれ接続する代りに、例えば各ト
ランジスタ対の相互接続主電極（共通ドレイン電
極）を対応するはしご形回路区分の能動領域の付
近に延在させることによりこれらはしご形回路区
分１３および１３′の入力端子をトランジスタ１
１，１２および１１′，１２′にそれぞれ接続する
ようにすることもできる。このようにし、しかも
差電圧信号を信号源（図示せず）から加算装置１
４の導線に供給する場合には、この差電圧信号は
トランジスタ１１，１２および１１′，１２′やこ
れらトランジスタに対応する他のいかなるトラン
ジスタ対を経て所要の重みが付けられてはしご形
回路装置の種々の区分に伝達される。従つてはし
ご形回路装置の終端に信号が得られ、この信号
は、重み付けされ遅延された信号部分から成る。
従つてこのようにしても所望の伝達特性が得られ
る。従つてはしご形回路装置を所望に応じ逆方向
に作動させることができる。
装置の一方のトランジスタの出力端子（ドレイン
電極）を固定電位点に接続し、他方のトランジス
タの出力端子（ドレイン電極）を加算装置１４の
２本の導線の一方に接続するようにすることがで
きる。このようにした装置を第３図に示す。この
第３図には、所望に応じ、正の重みを与える重み
調整装置１１，１２の出力端子が接続された加算
装置１４の入力端子とは異なる正負符号を有する
入力端子に重み調整装置１１′，１２′の出力端子
を接続することにより負の重みを得ることができ
るということも示す。はしご形回路区分１３およ
び１３′の（浮遊）出力端子をトランジスタ１
１，１２および１１′，１２′の主電極（共通ソー
ス電極）にそれぞれ接続する代りに、例えば各ト
ランジスタ対の相互接続主電極（共通ドレイン電
極）を対応するはしご形回路区分の能動領域の付
近に延在させることによりこれらはしご形回路区
分１３および１３′の入力端子をトランジスタ１
１，１２および１１′，１２′にそれぞれ接続する
ようにすることもできる。このようにし、しかも
差電圧信号を信号源（図示せず）から加算装置１
４の導線に供給する場合には、この差電圧信号は
トランジスタ１１，１２および１１′，１２′やこ
れらトランジスタに対応する他のいかなるトラン
ジスタ対を経て所要の重みが付けられてはしご形
回路装置の種々の区分に伝達される。従つてはし
ご形回路装置の終端に信号が得られ、この信号
は、重み付けされ遅延された信号部分から成る。
従つてこのようにしても所望の伝達特性が得られ
る。従つてはしご形回路装置を所望に応じ逆方向
に作動させることができる。
第４図ははしご形回路装置の他の例を示す回路
図であり、この装置は共通のクロツクパルスによ
り制御される２つの電荷移送素子１７および１８
を有する電荷移送装置を具える。上記の電荷移送
素子１７および１８の各別の区分は重み調整用電
界効果トランジスタ１９，２０および２１，２２
のチヤネルをそれぞれ経て共通導線２３に接続す
る。この場合も各重み調整装置を構成する２つの
トランジスタ（トランジスタ対１９，２１或は２
０，２２）のチヤネルの長さ／幅の比Ｌ／Ｗをほ
ぼ所望の重みに応じて互に相違させる。重みの微
調整は、電荷移送素子（CTD）１７に接続され
たトランジスタ群のゲート電極を固定電圧Ｖの点
に接続し、電荷移送素子（CTD）１８に接続さ
れたトランジスタ群のゲート電極を電圧Ｖ＋v1、
Ｖ＋v2……………（ここにv1、v2、……………は
必要とする種々の微調整の値に応じて決まる電圧
である）の点に接続することにより行なる。第４
〜６図の装置の第１作動モードでは、入力信号を
CTD１７および１８の入力端子（図示せず）に
供給することができ、この場合出力信号は導線２
３から取出される。第４〜６図の装置の第２作動
モードでは、入力信号を導線２３に供給すること
ができ、この場合出力信号はCTD１７および１
８の出力端子（図示せず）から取出される。後者
の場合CTD１７および１８をプツシユプルで続
取ることができる。第４図の例では所望に応じ、
並列に作動する２つよりも多いCTDを設けるこ
とができ、この場合各CTDに重み調整用トラン
ジスタ群を設け、このトランジスタ群のすべての
出力信号を加算装置によつて合成する。
図であり、この装置は共通のクロツクパルスによ
り制御される２つの電荷移送素子１７および１８
を有する電荷移送装置を具える。上記の電荷移送
素子１７および１８の各別の区分は重み調整用電
界効果トランジスタ１９，２０および２１，２２
のチヤネルをそれぞれ経て共通導線２３に接続す
る。この場合も各重み調整装置を構成する２つの
トランジスタ（トランジスタ対１９，２１或は２
０，２２）のチヤネルの長さ／幅の比Ｌ／Ｗをほ
ぼ所望の重みに応じて互に相違させる。重みの微
調整は、電荷移送素子（CTD）１７に接続され
たトランジスタ群のゲート電極を固定電圧Ｖの点
に接続し、電荷移送素子（CTD）１８に接続さ
れたトランジスタ群のゲート電極を電圧Ｖ＋v1、
Ｖ＋v2……………（ここにv1、v2、……………は
必要とする種々の微調整の値に応じて決まる電圧
である）の点に接続することにより行なる。第４
〜６図の装置の第１作動モードでは、入力信号を
CTD１７および１８の入力端子（図示せず）に
供給することができ、この場合出力信号は導線２
３から取出される。第４〜６図の装置の第２作動
モードでは、入力信号を導線２３に供給すること
ができ、この場合出力信号はCTD１７および１
８の出力端子（図示せず）から取出される。後者
の場合CTD１７および１８をプツシユプルで続
取ることができる。第４図の例では所望に応じ、
並列に作動する２つよりも多いCTDを設けるこ
とができ、この場合各CTDに重み調整用トラン
ジスタ群を設け、このトランジスタ群のすべての
出力信号を加算装置によつて合成する。
第５および６図は第４図の装置を実際にいかに
して集積回路として構成しうるかを示し、第５図
はこの集積回路の断面図であり、第６図は実際に
は隠れている種々の部分を破線で示してある前記
の集積回路の平面図である。この集積回路はｐ導
電形の基板を有し、この基板上にｎ導電形の層
N2を設ける。この層N2の表面には絶縁被覆層
（酸化物層）を設け、この絶縁被覆層上に種々の
電極を設ける。ｎ導電形の層N2内には図示のよ
うに種々のｐ導電形の領域Ｐと、互に不純物濃度
の異なるｎ導電型の領域N+およびN1とを設け
る。中央の領域N+は、酸化物層にあけた細長状
の孔を経て導線２３に接続し、この領域N+が
種々の重み調整装置であるトランジスタの共通ソ
ースを構成するようにしている。また種々の重み
調整装置の対応するトランジスタを中央の領域
N+の各々の側でｐ導電形領域により互に分離す
る。これらｐ導電形領域は種々のトランジスタの
チヤネルを画成し、このように画成された各チヤ
ネルの上の絶縁被覆層上にゲート電極を設ける。
外側の領域N1およびＰは（パルクチヤネル）
CTD１７および１８の一部を構成し、これら領
域の上方の電極もCTD１７および１８の一部を
構成する。作動に当つては種々の電極に（基板に
対する）電圧を印加し、これら電圧は、隣接する
CTDの領域内の各トランジスタに対しドレイン
領域が誘起され各トランジスタのチヤネルが基板
からこのチヤネルまで延在する空乏領域によつて
ほとんどピンチオフされるような極性および大き
さとする。
して集積回路として構成しうるかを示し、第５図
はこの集積回路の断面図であり、第６図は実際に
は隠れている種々の部分を破線で示してある前記
の集積回路の平面図である。この集積回路はｐ導
電形の基板を有し、この基板上にｎ導電形の層
N2を設ける。この層N2の表面には絶縁被覆層
（酸化物層）を設け、この絶縁被覆層上に種々の
電極を設ける。ｎ導電形の層N2内には図示のよ
うに種々のｐ導電形の領域Ｐと、互に不純物濃度
の異なるｎ導電型の領域N+およびN1とを設け
る。中央の領域N+は、酸化物層にあけた細長状
の孔を経て導線２３に接続し、この領域N+が
種々の重み調整装置であるトランジスタの共通ソ
ースを構成するようにしている。また種々の重み
調整装置の対応するトランジスタを中央の領域
N+の各々の側でｐ導電形領域により互に分離す
る。これらｐ導電形領域は種々のトランジスタの
チヤネルを画成し、このように画成された各チヤ
ネルの上の絶縁被覆層上にゲート電極を設ける。
外側の領域N1およびＰは（パルクチヤネル）
CTD１７および１８の一部を構成し、これら領
域の上方の電極もCTD１７および１８の一部を
構成する。作動に当つては種々の電極に（基板に
対する）電圧を印加し、これら電圧は、隣接する
CTDの領域内の各トランジスタに対しドレイン
領域が誘起され各トランジスタのチヤネルが基板
からこのチヤネルまで延在する空乏領域によつて
ほとんどピンチオフされるような極性および大き
さとする。
前述した例の重み調整装置の代りに或はこれら
重み調整装置に加えて、はしご形回路装置のはし
ご形回路区分間に重み調整装置を設け、各はしご
形回路区分の出力に特定の重みを付けたものを次
のはしご形回路区分の入力端子に移送させるよう
にすることができる。この方法は、各重み調整装
置の２つのトランジスタの共通ソースを１個のは
しご形回路区分の出力端子に接続し、これらトラ
ンジスタのうちの一方のトランジスタのドレイン
を次のはしご形回路区分の入力端子に接続し、他
方のトランジスタのドレインを定電位点、例えば
大地に接続することにより行なうことができる。
このようにすると、入力信号を種々のはしご形回
路区分に並列に供給し、出力信号をはしご形回路
装置の最終のはしご形回路区分から取出すように
するか、或は入力信号をはしご形回路装置の最初
のはしご形回路区分に供給し、出力信号を種々の
はしご形回路区分から加算装置を経て取出すよう
にすることができる。
重み調整装置に加えて、はしご形回路装置のはし
ご形回路区分間に重み調整装置を設け、各はしご
形回路区分の出力に特定の重みを付けたものを次
のはしご形回路区分の入力端子に移送させるよう
にすることができる。この方法は、各重み調整装
置の２つのトランジスタの共通ソースを１個のは
しご形回路区分の出力端子に接続し、これらトラ
ンジスタのうちの一方のトランジスタのドレイン
を次のはしご形回路区分の入力端子に接続し、他
方のトランジスタのドレインを定電位点、例えば
大地に接続することにより行なうことができる。
このようにすると、入力信号を種々のはしご形回
路区分に並列に供給し、出力信号をはしご形回路
装置の最終のはしご形回路区分から取出すように
するか、或は入力信号をはしご形回路装置の最初
のはしご形回路区分に供給し、出力信号を種々の
はしご形回路区分から加算装置を経て取出すよう
にすることができる。
第１図は本発明はしご形回路装置の一例の基本
構成図、第２図は第１図の一部の具体的構成の一
例を示す回路図、第３図は同じくその他の例を示
す回路図、第４図ははしご形回路装置の他の例の
一部を示す回路図、第５および６図は第４図の例
の断面図および平面図である。 １，２，３，４……はしご形回路区分、５，
６，７，８……重み調整装置、９……加算装置、
１１，１１′，１２，１２′……重み調整用電界効
果トランジスタ、１３，１３′……はしご形回路
区分、１４……平衡加算装置、１７，１８……電
荷移送素子、１９，２０，２１，２２……重み調
整用電界効果トランジスタ、２３……共通導線。
構成図、第２図は第１図の一部の具体的構成の一
例を示す回路図、第３図は同じくその他の例を示
す回路図、第４図ははしご形回路装置の他の例の
一部を示す回路図、第５および６図は第４図の例
の断面図および平面図である。 １，２，３，４……はしご形回路区分、５，
６，７，８……重み調整装置、９……加算装置、
１１，１１′，１２，１２′……重み調整用電界効
果トランジスタ、１３，１３′……はしご形回路
区分、１４……平衡加算装置、１７，１８……電
荷移送素子、１９，２０，２１，２２……重み調
整用電界効果トランジスタ、２３……共通導線。
Claims (1)
- 【特許請求の範囲】 １ 縦続接続した少くとも３個のはしご形回路区
分と、信号入力端子から複数個の前記はしご形回
路区分の入力端子に結合する結合装置と、１個の
前記はしご形回路区分の出力端子から信号出力端
子に結合する結合装置と、１個の前記はしご形回
路区分の入力端子に結合する１個の前記結合装置
内に或は１個の前記はしご形回路区分とその後段
のはしご形回路区分との間の結合装置内にまたは
これら双方の結合装置内に設けた重み調整装置と
を具え、少くとも１個の前記重み調整装置が第１
および第２の電界効果トランジスタを有し、これ
ら電界効果トランジスタのチヤネル領域が互に異
なる長さ対幅の比を有し、前記第１電界効果トラ
ンジスタのチヤネルをこれに対応する結合装置と
直列に設け、前記第１電界効果トランジスタの一
方の主電極を、この一方の主電極へ或はこの一方
の主電極から結合する結合装置から見て前記第２
電界効果トランジスタの対応する主電極と実質上
共通とし、前記第１および第２電界効果トランジ
スタの双方を同一の半導体本体に集積化したこと
を特徴とするはしご形回路装置。 ２ 特許請求の範囲１記載のはしご形回路装置に
おいて、前記第１および第２電界効果トランジス
タのゲート電極にほぼ等しい電位を印加する装置
を設けたことを特徴とするはしご形回路装置。 ３ 特許請求の範囲１または２記載のはしご形回
路装置において、各はしご形回路区分を一対のは
しご形回路区分を以つて構成し、各はしご形回路
区分対の一方のはしご形回路区分より成るはしご
形回路区分群のはしご形回路区分を縦続接続し、
各はしご形回路区分対の他方のはしご形回路区分
より成るはしご形回路区分群のはしご形回路区分
を縦続接続したことを特徴とするはしご形回路装
置。 ４ 縦続接続した少くとも３個のはしご形回路区
分と、信号入力端子から１個の前記はしご形回路
区分の入力端子に結合する結合装置と、複数個の
前記はしご形回路区分の出力端子から信号出力端
子に結合する結合装置と、１個の前記はしご形回
路区分から結合する１個の前記結合装置内に或は
１個の前記はしご形回路区分とその後段のはしご
形回路区分との間の結合装置内にまたはこれら双
方の結合装置内に設けた重み調整装置とを具え、
少くとも１個の前記重み調整装置が第１および第
２の電界効果トランジスタを有し、これら電界効
果トランジスタのチヤネル領域が互に異なる長さ
対幅の比を有し、前記第１電界効果トランジスタ
のチヤネルをこれと対応する結合装置と直列に設
け、前記第１電界効果トランジスタのソース電極
を、このソース電極へ結合する結合装置から見て
前記第２電界効果トランジスタのソース電極と実
質上共通とし、前記第１および第２電界効果トラ
ンジスタの双方を同一の半導体本体に集積化した
ことを特徴とするはしご形回路装置。 ５ 特許請求の範囲４記載のはしご形回路装置に
おいて、前記第１および第２電界効果トランジス
タのゲート電極にほぼ等しい電位を印加する装置
を設けたことを特徴とするはしご形回路装置。 ６ 特許請求の範囲４または５記載のはしご形回
路装置において、各はしご形回路区分を一対のは
しご形回路区分を以つて構成し、各はしご形回路
区分対の一方のはしご形回路区分より成るはしご
形回路区分群のはしご形回路区分を縦続接続し、
各はしご形回路区分対の他方のはしご形回路区分
より成るはしご形回路区分群のはしご形回路区分
を縦続接続したことを特徴とするはしご形回路装
置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7702452A NL7702452A (nl) | 1977-03-08 | 1977-03-08 | Ladderinrichting met weegfactorinstelmiddelen. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53110444A JPS53110444A (en) | 1978-09-27 |
| JPS6111009B2 true JPS6111009B2 (ja) | 1986-04-01 |
Family
ID=19828125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2593578A Granted JPS53110444A (en) | 1977-03-08 | 1978-03-07 | Ladderrtype circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4234807A (ja) |
| JP (1) | JPS53110444A (ja) |
| DE (1) | DE2807928A1 (ja) |
| FR (1) | FR2383559A1 (ja) |
| GB (1) | GB1602044A (ja) |
| NL (1) | NL7702452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649236U (ja) * | 1987-07-07 | 1989-01-18 | ||
| JPH0539209Y2 (ja) * | 1988-11-15 | 1993-10-05 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2813997A1 (de) * | 1978-03-31 | 1979-10-11 | Siemens Ag | Transversalfilter mit paralleleingaengen |
| DE2916765A1 (de) * | 1979-04-25 | 1980-11-06 | Siemens Ag | Halbleiterschaltung fuer die umformung von folgen periodischer wechselspannungsignale |
| DE2939544A1 (de) * | 1979-09-28 | 1981-04-16 | Siemens AG, 1000 Berlin und 8000 München | Ctd-transversalfilter mit unterschiedlicher vorzeichenbewertung von an mehreren ctd-ausgaengen parallel abgreifbaren teilsignalen |
| US4308467A (en) * | 1979-11-02 | 1981-12-29 | Raytheon Company | Electronic circuitry |
| JPS6316670A (ja) * | 1986-07-09 | 1988-01-23 | Fuji Photo Film Co Ltd | 電荷結合素子を用いた遅延素子 |
| US6433618B1 (en) | 1998-09-03 | 2002-08-13 | International Business Machines Corporation | Variable power device with selective threshold control |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7202070A (ja) * | 1972-02-17 | 1973-08-21 | ||
| NL7306902A (ja) * | 1972-05-26 | 1973-11-28 | ||
| US3868516A (en) * | 1973-01-02 | 1975-02-25 | Texas Instruments Inc | Dispersion compensated circuitry for analog charged systems |
| US3877056A (en) * | 1973-01-02 | 1975-04-08 | Texas Instruments Inc | Charge transfer device signal processing system |
| JPS5156156A (ja) * | 1974-09-17 | 1976-05-17 | Westinghouse Electric Corp |
-
1977
- 1977-03-08 NL NL7702452A patent/NL7702452A/xx not_active Application Discontinuation
-
1978
- 1978-02-24 DE DE19782807928 patent/DE2807928A1/de active Granted
- 1978-03-03 GB GB8527/78A patent/GB1602044A/en not_active Expired
- 1978-03-07 JP JP2593578A patent/JPS53110444A/ja active Granted
- 1978-03-08 FR FR7806669A patent/FR2383559A1/fr active Granted
- 1978-03-13 US US05/885,765 patent/US4234807A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649236U (ja) * | 1987-07-07 | 1989-01-18 | ||
| JPH0539209Y2 (ja) * | 1988-11-15 | 1993-10-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL7702452A (nl) | 1977-05-31 |
| FR2383559A1 (fr) | 1978-10-06 |
| GB1602044A (en) | 1981-11-04 |
| DE2807928A1 (de) | 1978-09-21 |
| US4234807A (en) | 1980-11-18 |
| DE2807928C2 (ja) | 1987-05-14 |
| JPS53110444A (en) | 1978-09-27 |
| FR2383559B1 (ja) | 1985-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4146882A (en) | Digital-to-analog converter employing two levels of decoding | |
| EP0020160B1 (en) | A sample and hold circuit | |
| US3983414A (en) | Charge cancelling structure and method for integrated circuits | |
| US4978873A (en) | CMOS analog four-quadrant multiplier | |
| US4080581A (en) | Charge transfer transversal filter | |
| US7193264B2 (en) | Floating gate transistors | |
| JPS6111009B2 (ja) | ||
| US4713649A (en) | Bias voltage compensated integrated circuit digital-to-analog converter | |
| US4071775A (en) | Charge coupled differential amplifier for transversal filter | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| GB2029658A (en) | Digital-to-analog converter | |
| JPS61180475A (ja) | 電荷転送装置 | |
| JPS58216464A (ja) | Ｃｃｄ用出力回路構造体 | |
| JP3295164B2 (ja) | 電流分割器及びそのような電流分割器を複数有する集積回路 | |
| US4232279A (en) | Low noise charge coupled device transversal filter | |
| US4075514A (en) | Sensing circuit for semiconductor charge transfer devices | |
| US4126836A (en) | Balanced capacitance charge transfer device | |
| US4906873A (en) | CMOS analog four-quadrant multiplier | |
| US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
| JPH0352218B2 (ja) | ||
| JPS6131645B2 (ja) | ||
| US4349749A (en) | Integrated circuit for transferring complementary charge packets between two charge transfer devices | |
| JP3208829B2 (ja) | 電荷結合装置 | |
| US4140923A (en) | Charge transfer output circuits | |
| US4233578A (en) | Transversal filter |