JPS61109156A - Automatic restart control system - Google Patents

Automatic restart control system

Info

Publication number
JPS61109156A
JPS61109156A JP59229320A JP22932084A JPS61109156A JP S61109156 A JPS61109156 A JP S61109156A JP 59229320 A JP59229320 A JP 59229320A JP 22932084 A JP22932084 A JP 22932084A JP S61109156 A JPS61109156 A JP S61109156A
Authority
JP
Japan
Prior art keywords
circuit
value
program
restart
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59229320A
Other languages
Japanese (ja)
Inventor
Terumi Fujita
藤田 輝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59229320A priority Critical patent/JPS61109156A/en
Publication of JPS61109156A publication Critical patent/JPS61109156A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Abstract

PURPOSE:To improve the reliability of the titled system by presetting a presettable counter in a fixed cycle by the software and giving a decision on an operating fault when the count value of said counter exceeds the set value. CONSTITUTION:An automatic restart control system comprises an accessable preset command register 1 using a program, presettable counter circuits 20-2n, a setting switch, comparators 30-3n which compare the value of said switch with the output values of circuits 20-2n respectively, a detecting circuit 4 which decides the outputs of comparators 30-3n and a restart circuit which works on the output of the circuit 4. The circuit 5 is actuated automatically when the coincidence is obtained between the output values of circuits 20-2n and the set value of the setting switch.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、電子計算機或いはプログラム制御の制御装置
のハングアップ等による異常停止から自動再起動させる
ための方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for automatically restarting an electronic computer or a program-controlled control device from an abnormal stop due to a hang-up or the like.

電子計算機或いはプログラム制御の制御装置は。Electronic computer or program controlled control device.

ハードウェアの障害或いはソフトウェアの欠陥によって
、いわゆるハングアンプを起すことがある。
A so-called hang amplifier may occur due to a hardware failure or a software defect.

オンライン・システムのホスト計算機等として使用する
電子計算機或いはプログラム制御の制御装置においては
、このようなハングアップ状態を早急に検出して、所要
な処置を講する必要がある。
In an electronic computer or a program-controlled control device used as a host computer of an online system, it is necessary to promptly detect such a hang-up state and take necessary measures.

[従来の技術] そのため、一般には、監視プログラムを備えていて、こ
れによって処理の状況を監視している。
[Prior Art] Therefore, in general, a monitoring program is provided, and the processing status is monitored using this program.

また、比較的大型の電子計算機或いはプログラム制御の
制御装置においてはサービス・プロセッサを備えて、監
視を行わせている。
Also, relatively large electronic computers or program-controlled control devices are equipped with a service processor for monitoring.

[発明が解決しようとする問題点] 上記に説明のように従来の電子計算機或いはプログラム
制御の制御装置においては、監視プログラムにより、処
理の状況を監視しているが、監視プログラム自体のハン
グアップについては対処できない。
[Problems to be Solved by the Invention] As explained above, in conventional electronic computers or program-controlled control devices, the processing status is monitored by a monitoring program, but the problem is that the monitoring program itself hangs up. cannot be dealt with.

比較的大型の電子計算機においては、サービス・プロセ
ッサ等の別箇のプロセッサを備えていて、これによって
処理状況を監視して、これに対処しているが、比較的小
規模のシステムにおいては、コスト的にも、そのような
ことは困難である。
Relatively large computers are equipped with a separate processor such as a service processor, which monitors the processing status and takes measures to deal with it, but in relatively small-scale systems, the cost However, such a thing is difficult.

このような比較的小規模のシステムにおいて、ソフトウ
ェア自身による成る動作のハングアップ。
In such a relatively small system, hang-ups are caused by the software itself.

ダイナミック・ループ或いは完結異常を検出し、自動的
に再起動させるようにするのが、本発明の目的である。
It is an object of the present invention to detect dynamic loops or completion anomalies and automatically restart them.

[問題点を解決するための手段] 上記問題点は、プログラムによるアクセス可能なプリセ
ット・コマンド・レジスタと、プリセット可能なカウン
タと、設定スイッチと、そのカウンタの出力の値と設定
スイッチの値とを比較する比較器と、その比較器の出力
を判定する検出回路と、その検出回路の出力によって作
動する再起動回路とを備え、カウンタの出力の値と設定
スイッチによる設定値とが一致することにより、自動的
に再起動fi1mを作動させるよう構成した本発明の自
動再起動制御方式によって解決される。
[Means for solving the problem] The above problem requires a program-accessible preset command register, a presettable counter, a setting switch, the value of the output of the counter, and the value of the setting switch. It is equipped with a comparator for comparison, a detection circuit for determining the output of the comparator, and a restart circuit activated by the output of the detection circuit. This problem is solved by the automatic restart control method of the present invention configured to automatically operate the restart fi1m.

[作用] 即ち、ソフトウェアによってプリセット可能なカウンタ
を一定の周期でプリセットし、その計数値が予め設定し
た設定値を越えたとき、動作異常と判定して、再起動回
路を作動させるよう制御するものである。設定値は、プ
ログラムごとに規定した動作監視時間であって、プログ
ラムによるプリセット周期を監視するものである。
[Function] In other words, a counter that can be preset by software is preset at a constant cycle, and when the counted value exceeds a preset value, it is determined that the operation is abnormal and the restart circuit is activated. It is. The set value is an operation monitoring time defined for each program, and is used to monitor a preset cycle by the program.

【実施例] 以下第1図に示す実施例により、本発明の要旨を具体的
に説明する。
[Example] The gist of the present invention will be specifically explained below with reference to an example shown in FIG.

第1図は、本発明の一実施例の回路構成ブロック図であ
る。図において、1はプリセット・コマンド・レジスタ
、2o I ’−’+211は計数回路、30゜−−−
+ 3 nは比較器、4は検出回路、5は再起動回路、
6はステータス・レジスタ、7はラッチ回路、8o +
 ’−−−’+8fiはプログラムをそれぞれ示す。
FIG. 1 is a circuit configuration block diagram of an embodiment of the present invention. In the figure, 1 is a preset command register, 2o I '-' + 211 is a counting circuit, 30° ---
+3 n is a comparator, 4 is a detection circuit, 5 is a restart circuit,
6 is a status register, 7 is a latch circuit, 8o +
'---'+8fi each indicates a program.

プログラム8o + −・+8nは、n個の個々のプロ
グラムまたはプログラムにおけるチェック・ポイントで
ある。
Programs 8o+-.+8n are n individual programs or check points in the program.

プリセット・コマンド・レジスタ1は、各プログラム8
o + ’−’fa11ごとに、プログラムの指示によ
って、いつでもプリセット可能なレジスタを持っている
。このレジスタのプリセット値は通常は“01セツトで
ある。
Preset command register 1 is for each program 8.
Each o+'-'fa11 has a register that can be preset at any time according to instructions from the program. The preset value of this register is normally set to "01".

プログラムが走行して、成るチェック・ポイント、例え
ば8oにくると、該当するプリセット・コマンド・レジ
スタ1の、#0の値を該当する計数回路2oにプリセッ
トする。
When the program runs and reaches a check point, for example 8o, the value #0 of the corresponding preset command register 1 is preset to the corresponding counting circuit 2o.

各計数回路2o l ・−・+  2nは、スタート信
号が出されると、一定周期をもって、+1づつ計数する
Each counting circuit 2o1, -, +2n counts by +1 at a constant period when a start signal is issued.

この計数回路2o + −・・−+2oの計数動作は、
ストップ・スイッチの操作、若しくは、リセット・スイ
ッチの操作によってのみ停止させることができるものと
する。即ち一度スタートしたら人手を介さない限り停止
することはないものとする。
The counting operation of this counting circuit 2o + -...-+2o is as follows:
It shall be possible to stop only by operating the stop switch or reset switch. In other words, once started, it will not stop unless human intervention is performed.

計数回路2o + ’−’+20の出力は、比較器3o
+−・−H3oに伝えられる。比較器3o + ’−’
+3nに伝えられた計数回路2o + ’−’4(lの
値は、設定されている設定値と、常時比較されている。
The output of the counting circuit 2o + '-' + 20 is sent to the comparator 3o
+−・−H3o. Comparator 3o + '-'
The value of the counting circuit 2o+'-'4(l) transmitted to the counter circuit 2o+3n is constantly compared with the set value that has been set.

この設定値は、各プログラムごとに適当に定めた監視時
間であって、この監視時間によってプリセット周期を監
視するものである。
This set value is a monitoring time appropriately determined for each program, and the preset cycle is monitored using this monitoring time.

若し、計数回路2o、−・−+2nの値と、それぞれ設
定されている値とが一致した場合は、比較器3o + 
’−−−・+3nは一致信号を発生し、これを検出回路
4に伝える。
If the values of the counting circuits 2o, -・-+2n match the respective set values, the comparator 3o +
'--.+3n generates a coincidence signal and transmits it to the detection circuit 4.

各比較器3o + −・−+ 3 nの一致信号を監視
している検出回路4では、比較器3o + ’−’13
flからの一致信号の発生を検知した場合、ステータス
・レジスタ6へその状態の表示を行うと共に、再起動回
路5を作動させるために、起動トリガ信号を送出する。
In the detection circuit 4 which monitors the coincidence signal of each comparator 3o + -,-+3n, the comparator 3o+'-'13
When the occurrence of a match signal from fl is detected, the status is displayed in the status register 6, and a start trigger signal is sent out to activate the restart circuit 5.

再起動回路5では、検出回路4からの、起動トリガ信号
により、再起動タイミング回路を起動し、システム・リ
セット信号および電子計算機(制御装置)スタート信号
を発生し、再起動モード状態をステータス・レジスタ6
へ表示する。
In the restart circuit 5, a restart timing circuit is activated by the activation trigger signal from the detection circuit 4, a system reset signal and a computer (control device) start signal are generated, and the restart mode state is recorded in the status register. 6
Display to.

勿論、ステータス・レジスタ6は、システム・リセット
信号のリセットの対象からは除外しておく。
Of course, the status register 6 is excluded from being reset by the system reset signal.

オペレータは、ステータス・レジスタの表示によって、
再起動モードにあることを知り、どのプログラムがハン
グアップ状態を起したかを知ることができる。
The operator can, by displaying the status register,
You can know when you are in restart mode and know which program caused the hang condition.

[発明の効果] 以上説明のように本発明によって、ソフトウェア自身に
よる、成る動作のハングアップ、ダイナミ、り・ループ
或いは完結異常(時間過大等)を検出して再起動させる
ことができ、且つハングアップ等を起したプログラムを
知ることができるので、比較的小規模のシステムに適用
して、システムの信頼性を向上する上に大いに効果があ
る。
[Effects of the Invention] As explained above, according to the present invention, it is possible to detect and restart a hang-up, dynamics, re-loop, or completion abnormality (excessive time, etc.) of an operation caused by the software itself, and to restart the software itself. Since it is possible to know the program that caused the update, etc., it can be applied to relatively small-scale systems and is highly effective in improving system reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の回路構成ブロック図である。 図面において、 1はプリセット・コマンド・レジスタ、2o +−・−
12nは計数回路、 3o +−・+3nは比較器、 4は検出回路、        5は再起動回路、6は
ステータス・レジスタ、  7はラッチ回路、8゜、・
−98nはプログラム、 をそれぞれ示す。
FIG. 1 is a circuit configuration block diagram of an embodiment of the present invention. In the drawing, 1 is the preset command register, 2o +-・-
12n is a counting circuit, 3o +-・+3n is a comparator, 4 is a detection circuit, 5 is a restart circuit, 6 is a status register, 7 is a latch circuit, 8°, ・
-98n indicates the program, respectively.

Claims (1)

【特許請求の範囲】[Claims] プログラムによるアクセス可能なプリセット・コマンド
・レジスタと、プリセット可能なカウンタと、設定スイ
ッチと、前記カウンタの出力の値と設定スイッチの値と
を比較する比較器と、該比較器の出力を判定する検出回
路と、該検出回路の出力によって作動する再起動回路と
を備え、前記カウンタの出力の値と前記設定スイッチに
よる設定値とが一致することにより、自動的に再起動制
御を作動させるよう構成したことを特徴とする自動再起
動制御方式。
a programmably accessible preset command register; a presettable counter; a configuration switch; a comparator for comparing the value of the output of said counter with the value of the configuration switch; and a detector for determining the output of said comparator. circuit, and a restart circuit activated by the output of the detection circuit, and configured to automatically activate restart control when the output value of the counter and the setting value of the setting switch match. An automatic restart control method characterized by:
JP59229320A 1984-10-31 1984-10-31 Automatic restart control system Pending JPS61109156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59229320A JPS61109156A (en) 1984-10-31 1984-10-31 Automatic restart control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59229320A JPS61109156A (en) 1984-10-31 1984-10-31 Automatic restart control system

Publications (1)

Publication Number Publication Date
JPS61109156A true JPS61109156A (en) 1986-05-27

Family

ID=16890291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59229320A Pending JPS61109156A (en) 1984-10-31 1984-10-31 Automatic restart control system

Country Status (1)

Country Link
JP (1) JPS61109156A (en)

Similar Documents

Publication Publication Date Title
CN111475292A (en) Server system and frequency control device of processor in server system
JPS61109156A (en) Automatic restart control system
JPH06324721A (en) Method for detecting falling-off of connection unit
JPS61276497A (en) Method for recognizing deadlock
JPS6389941A (en) Monitor and control equipment for microprocessor applied equipment
JP2675645B2 (en) System failure monitoring device
JPH0721060A (en) Abnormality detecting system for central processing unit
JPS61169036A (en) System supervisory device
JPS6272038A (en) Testing method for program runaway detecting device
JPH0277854A (en) Resetting system for microprocessor
KR0125945B1 (en) Method of operating monitoring for processor
JPH03124223A (en) Abnormality monitoring system
JPH04369046A (en) Test system for active check circuit
JP2503886B2 (en) Automatic measuring device
JPS6373343A (en) Self-supervisory circuit for microprocessor
JPH04336632A (en) Fault detection system for shared storage system
JPS6267478A (en) System for confirming operation of alarm detection circuit
JPH02279040A (en) Fault detection system for multi-processor system
JPS59148961A (en) Monitoring system of operation of processor
JPS60243751A (en) Supervisory circuit of incorrect interruption in computer
JPH0296840A (en) Runaway prevention circuit of central processing unit
JPS63238641A (en) Simplified detecting system for fault of microprocessor
JPS5858662A (en) Device testing system
JPS60171544A (en) Self-diagnosis device for abnormality of computer system
JPH0643902A (en) Method for monitoring operation of computer system