JPS6272038A - Testing method for program runaway detecting device - Google Patents

Testing method for program runaway detecting device

Info

Publication number
JPS6272038A
JPS6272038A JP60211632A JP21163285A JPS6272038A JP S6272038 A JPS6272038 A JP S6272038A JP 60211632 A JP60211632 A JP 60211632A JP 21163285 A JP21163285 A JP 21163285A JP S6272038 A JPS6272038 A JP S6272038A
Authority
JP
Japan
Prior art keywords
wdt
program
test
signal
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60211632A
Other languages
Japanese (ja)
Inventor
Kazuhiro Usui
臼井 一洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60211632A priority Critical patent/JPS6272038A/en
Publication of JPS6272038A publication Critical patent/JPS6272038A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To test a watch dog timer itself without exerting any influence upon other parts by inputting a signal which is generated when the watch dot timer detects a runaway of a program to a computer through the switching of a switching device and confirming whether there is the input signal from the watch dot timer during the test. CONSTITUTION:When the watch dot timer WDT2 is normal, the runaway of the program is detected at latest 2 seconds after WDT in-test information is set and a WDT output signal 6 is inputted to the computer 1 through a signals input device 10. A WDT test program 8 checkes whether or not the WDT output signal 6 is inputted from a signal input device 10 after the delay and when the signal is inputted, the program decides that the WDT is normal, resets the WDT in-test information, and outputs a restart command to the WDT and a switching command to the switching device 9 through a switching command output device 11 to reset the switching state of the WDT output signal 6 to the state before the test, thereby performing delay operation until next execution. If the WDT 2 is abnormal, the WDT output signal 6 is not inputted after the delay, so the abnormality of the WDT is detected as a result.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プログラム暴走検出装置の試験方法、特にウ
ォッチドッグタイマの試験方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a test method for a program runaway detection device, and particularly to a test method for a watchdog timer.

〔発明の技術的背景〕[Technical background of the invention]

ウォッチドッグタイマ(VDTと云う)はソフトウェア
の動作が正常であるか否かを監視する装置で、ソフトウ
ェアが正常に動作している時は、一定周期でWDT i
 リスタートさせる信号を供給し、ソフトウェアが暴走
等の異常動作をした時には、その信号の供給が停止する
ため警報を発するものであシ、普通プログラムが周期的
にリスタート信号を出力する命令を実行して、ソフトウ
ェアが正常に動作しているのを確認している。
A watchdog timer (VDT) is a device that monitors whether the software is operating normally.When the software is operating normally, the watchdog timer (VDT)
A restart signal is supplied, and when the software malfunctions such as runaway, the signal supply stops and an alarm is issued. Normally, a program periodically executes a command to output a restart signal. to confirm that the software is working properly.

第5図に従来の2重系計算機システムの構成例を示す。FIG. 5 shows an example of the configuration of a conventional dual computer system.

従来は各計算機1及び1′のWDT リスタートグログ
ラム7及び7′が一定周期でM)T 2及び2′にリス
タート信号を出力し、このリスタート信号が出力されな
くなると、WDT 2及び2′がプログラム暴走を検出
した信号6及び6′(以下WDT出力信号と云す)全出
力する。その信号6及び6′は自動再起動装置4及び4
′に渡され、計算機が自動再起動されたシ、計算機状態
表示器3へ渡されて、ベル及びランプ等で運転員に異常
を知らせたシ、他系計算機状態入力装置5′及び5へ渡
され、他系計算機によるバックアップ等が行なわれる。
Conventionally, the WDT restart grograms 7 and 7' of each computer 1 and 1' output a restart signal to the M)Ts 2 and 2' at regular intervals, and when this restart signal is no longer output, the WDT 2 and 7'2' outputs all signals 6 and 6' (hereinafter referred to as WDT output signals) which detect program runaway. The signals 6 and 6' are the automatic restart devices 4 and 4.
', and the computer was automatically restarted; it was passed to the computer status display 3, which notified the operator of the abnormality with a bell or lamp; and it was passed to the computer status input devices 5' and 5 of other systems. The data is then backed up by other computers.

即ち、VDTは計算機の運転状因を監視制御するために
重要な役割を果たしている。
That is, the VDT plays an important role in monitoring and controlling the operating conditions of the computer.

〔背景技術の問題点〕[Problems with background technology]

上記したようにVDTは重要な役割を果たすにも拘らず
、 WDT自身が正常であるか否かと云うチェックは従
来されていなかった。VDTの試験を行なうためには、
■つTにプログラム暴走検出信号を出力させなければな
らず、その結果、運転員に計算機異常の通報がされたシ
、計算機が自動再起動されたシ、複合計算機システムに
おいては他計算機によるバックアップがなされた)等す
るため、稼動巾計算機に多大な影響がでるためである。
As mentioned above, although the VDT plays an important role, there has been no check to see if the WDT itself is normal. In order to test VDT,
■It is necessary to have T output a program runaway detection signal, and as a result, the operator is notified of a computer abnormality, the computer is automatically restarted, and in a compound computer system, backup by another computer is required. This is because the operating width calculator will be greatly affected.

そのためWDT自身が異常となった場合は、プログラム
暴走が発生しても、それが検出できないと云う問題があ
った。更に複合計算機システムにおいては、プログラム
暴走があっても、それが検出できないためにバックアッ
プが行なえない等、複合計算機の利点を生かせない問題
があった。
Therefore, if the WDT itself becomes abnormal, there is a problem in that even if a program runaway occurs, it cannot be detected. Furthermore, in compound computer systems, even if a program runs out of control, it cannot be detected and backup cannot be performed, which prevents the advantages of compound computers from being utilized.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を解決するためKなされたものでメ
ジ、計算機の稼動状態に影響与えずにWDT自身の試験
を行なえるプログラム暴走検出装置の試験方法を提供す
ることを目的としている。
The present invention has been made to solve the above-mentioned problems, and its main object is to provide a test method for a program runaway detection device that can test the WDT itself without affecting the operating state of the computer.

〔発明の概要〕[Summary of the invention]

本発明では、ウォッチドッグタイマがプログラムの暴走
を検出した時に発する信号を切替装置によって切替えて
計算機へ入力し、試験中におけるウォッチドッグタイマ
からの入力信号の存否を確認することにより、ウォッチ
ドッグタイマ自身の試験を他に影響を与えずに行なえる
ようにしたものである。
In the present invention, the signal generated when the watchdog timer detects program runaway is switched by the switching device and inputted to the computer, and the presence or absence of the input signal from the watchdog timer during the test is confirmed. This allows tests to be carried out without affecting others.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照して実施例を説明する。M1図は本発明
によるプログラム暴走検出装置の試験方法を説明する一
実施例の構成図であシ、先ずシングル計算機システムに
おける実施例を説明する。
Examples will be described below with reference to the drawings. FIG. M1 is a block diagram of an embodiment for explaining a test method for a program runaway detection device according to the present invention. First, an embodiment in a single computer system will be explained.

第1図において図中の符号は第5図に対応している。8
はWDTテストプログラム、9は切替装置、10は信号
入力装置、11は切替指令出力装置である。なお信号入
力装置10としては、例えばプロセス入出力装置のディ
ジタル入力装置を用い、ま九切替指令出力装置11とし
てはリレー出力装置を用いることKよ)実現する。
In FIG. 1, the symbols in the figure correspond to those in FIG. 8
9 is a WDT test program, 9 is a switching device, 10 is a signal input device, and 11 is a switching command output device. As the signal input device 10, for example, a digital input device of a process input/output device may be used, and as the switching command output device 11, a relay output device may be used.

第2図はWDTリスタートプログラムの動作を示すフロ
ーチャート、第3図はVDTテストプログラムの動作を
示すフローチャートである。
FIG. 2 is a flowchart showing the operation of the WDT restart program, and FIG. 3 is a flowchart showing the operation of the VDT test program.

ここで説明の便宜上、 WDTがプログラムの暴走を検
出する時間、即ち、M)Tがリスタートのコマンドを受
けてタイマのカウントを始めて、プログラムが暴走して
いると判断する時間を2秒とする。
For convenience of explanation, we will assume that the time it takes for the WDT to detect a runaway program, that is, the time it takes for the M)T to receive a restart command, start counting the timer, and determine that the program is running out of control is 2 seconds. .

更K WDTリスタートプログラム7の実行周期は0、
1秒、WDTテストプログラムの実行周期は60秒とす
る。これらの時間は整合性をもって任意に設定可能なこ
とは勿論である。
Furthermore, the execution cycle of WDT restart program 7 is 0,
The execution period of the WDT test program is 60 seconds. Of course, these times can be arbitrarily set with consistency.

先ず、M)T試験中でない場合(通常の稼動中)の動作
を説明する。なおWDTが試験中でないとは、第1図に
おいてWDT出力信号6が切替装置9により自動再起動
装置4と計算機状態表示器3へ出力されるように切替え
られてお、j5 、WDTテストプログラム8は実行周
期になtl’ 、 M)Tリスタートプログラム7のみ
が実行周期にある状態を云う。
First, the operation when the M)T test is not in progress (during normal operation) will be explained. Note that when the WDT is not being tested, it means that in FIG. M) refers to a state in which only the T restart program 7 is in the execution cycle.

ここでWDTリスタートプログラムa0.1秒毎に実行
し、WDT試験中か否かを判定し、試験中でないため、
VDTにリスタートコマンドを出力し、次回実行まで遅
延する操作を繰返す(第2図、ステップ21,22.2
3)。
Here, the WDT restart program a is executed every 0.1 seconds to determine whether or not the WDT test is in progress, and since the test is not in progress,
Output a restart command to the VDT and repeat the delayed operation until the next execution (Fig. 2, steps 21, 22.2)
3).

したがってプログラムの暴走がないときは、WDT 2
はOから0.1秒のカウントを繰返すことになる。また
プログラムの暴走があったときは、M)Tリスタートプ
ログラム7が実行できなくなるため、2秒後にプログラ
ム暴走が検出され、M)T出力信号6が計算機状態表示
器3や自動再起動装置4へ受渡されて、運転員に警報が
発せられ、自動再起動が行なわれる。
Therefore, when there is no program runaway, WDT 2
will repeat the count of 0.1 seconds from O. In addition, when a program runaway occurs, the M)T restart program 7 cannot be executed, so the program runaway is detected after 2 seconds, and the M)T output signal 6 is transmitted to the computer status display 3 or the automatic restart device 4. A warning is issued to the operator and an automatic restart is performed.

次にVDT試験中の動作を説明する。Next, the operation during the VDT test will be explained.

WDTテストプログラムは1分毎(60秒)に実行し、
先ず切替装fIt9に対して切替指令出力装置11経由
で切替指令を出力する(第3図ステップ31)。これに
よ、9 VDT出力信号は計算機状態表示器3や自動再
起動装置4には渡されず、信号入力装置10へ渡される
ようになる。次にVDT試験中情報をセットし一定時間
遅延する(第3図ステップ32.33)、なお一定時間
とはM)T 2がプログラムの暴走を検出する時間の2
秒以上、例えば3秒程度で良い。このと1−Tリスター
トプログラム7は、 WDT試験中情報がセットされて
いるため、WDTリスタートコマンドを出力しない(第
2図ステップ21.23)。したがってM)T 2が正
常であればVDT試験中情報がセットされてから、遅く
とも2秒後にはプログラムの暴走を検出し、WDT出力
信号6が信号入力装置lOを介して計算機IK大入力れ
る。セしてM)Tテストプログラム8は、遅延後VDT
出力信号6が信号入力装置10よシ入力できたか否かを
調べ、入力できていればWDTが正常と判定し、WDT
試験中情報をリセット、M)Tにリスタートコマンド出
力、切替装置9に切替指令出力装置11経由で切替指令
を出力して、M)T出力信号6の切替状態を、試験前の
状態に戻し、次回実行まで遅延する(第3図ステップ3
4゜35.36.37.38)。
The WDT test program runs every minute (60 seconds),
First, a switching command is output to the switching device fIt9 via the switching command output device 11 (step 31 in FIG. 3). As a result, the 9 VDT output signal is not passed to the computer status display 3 or the automatic restart device 4, but to the signal input device 10. Next, the VDT test information is set and delayed for a certain period of time (Step 32 and 33 in Figure 3), where M) T2 is the time at which program runaway is detected.
It may be longer than seconds, for example about 3 seconds. In this case, the 1-T restart program 7 does not output the WDT restart command because the WDT test information is set (step 21.23 in FIG. 2). Therefore, if M)T2 is normal, runaway of the program will be detected at the latest two seconds after the VDT test information is set, and the WDT output signal 6 will be input to the computer IK via the signal input device IO. M) T test program 8 is the VDT after delay.
It is checked whether the output signal 6 can be inputted from the signal input device 10, and if it can be inputted, it is determined that the WDT is normal, and the WDT
Reset the information during the test, M) Output a restart command to T, output a switching command to the switching device 9 via the switching command output device 11, and return the switching state of the M) T output signal 6 to the state before the test. , will be delayed until the next execution (Step 3 in Figure 3)
4゜35.36.37.38).

もしM)T 2が異常であれば、遅延後WDT出力信号
6の入力がないため、これをもってVDT異常を検出し
、運転UK知らせる(第3図ステップ34゜39)。
If M)T2 is abnormal, since there is no input of the WDT output signal 6 after the delay, the VDT abnormality is detected based on this and the operation is notified (steps 34 and 39 in FIG. 3).

第4図は本発明による他の実施例であシ、2重系計算機
システムにおける構成図を示す。本実施例の2重系計算
機システム構成においては、細針算機バックアップのた
め、WDT出力信号6及び6′を細針算機状態入力装置
5′及び5へ渡すようになっている。その他の構成は第
1図の場合と同様である。またWDTリスタートプログ
ラム7及び7′、WDTテストプログラム8及び8′の
動作は前記した実施例と同じく、第2図及び第3図の通
シでおるため、省略する。
FIG. 4 shows another embodiment of the present invention, which is a block diagram of a dual computer system. In the dual computer system configuration of this embodiment, the WDT output signals 6 and 6' are passed to the fine needle calculator status input devices 5' and 5 for backup of the fine needle calculator. The other configurations are the same as those in FIG. 1. Further, the operations of the WDT restart programs 7 and 7' and the WDT test programs 8 and 8' are the same as those in the above-described embodiment and are shown in FIGS. 2 and 3, and therefore will not be described here.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明によれば切替回路を切替える
ことによプ、プログラムの暴走検出を行なうウォッチド
ッグタイマの試験を行なうようKしたので、計算機の運
転状態に影響を与えずにウォッチドッグタイマ自身の試
験ができ、ウォッチドッグタイマの異常によシブログラ
ムの暴走が発生した場合に、運転員に異常の通報ができ
なかりたシ、自動再起動が行なえなかったシ、また複合
tHE機シクシステムいては、細針算機によるバックア
ップができない等の問題を解消し、システムの信頼性を
向上させることができる。
As explained above, according to the present invention, the watchdog timer, which detects program runaway, is tested by switching the switching circuit. I was able to conduct my own tests, and when a runaway program occurred due to an abnormality in the watchdog timer, I was unable to notify the operator of the abnormality, I was unable to perform an automatic restart, and the combined THE machine system In this case, it is possible to solve problems such as the inability to perform backup using a thin needle calculator, and improve the reliability of the system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるプログラム暴走検出装置の試験方
法を説明する一実施例の構成図、第2図はウォッチドッ
グタイマ・リスタート・プログラムの動作を示すフロー
チャート、第3図はウォッチドッグタイマ・テストプロ
グラムの動作を示すフローチャート、第4図は他の実施
例としての2重系計算機システム構成図、第5図は従来
技術の計算機システム構成図である。 1.1′・・・計算機 2.2′・・・ウォッチドッグタイマ 3・・・計算機状態表示器 4,4′・・・自動再起動
装置5.5′・・・細針算機状態入力装置 6.6′・・・ウォッチドッグタイマ出力信号7.7′
・・・ウォッチドッグタイマ・リスタート・プログラム 8.8′・・・ウォッチドッグタイマ会テスト・プログ
ラム 9.9′・・・切替装fl    10.10’・・・
信号入力装置11.11’・・・切替指令出力装置 特許用Σ1人 株式会社 東   芝 代 理 人  弁理士 石 井 紀 男第2図 第4図
FIG. 1 is a block diagram of an embodiment of the test method for a program runaway detection device according to the present invention, FIG. 2 is a flowchart showing the operation of the watchdog timer restart program, and FIG. 3 is a flowchart showing the operation of the watchdog timer restart program. FIG. 4 is a flowchart showing the operation of the test program, FIG. 4 is a configuration diagram of a dual system computer system as another embodiment, and FIG. 5 is a configuration diagram of a conventional computer system. 1.1'...Calculator 2.2'...Watchdog timer 3...Computer status display 4,4'...Automatic restart device 5.5'...Fine needle calculator status input Device 6.6'... Watchdog timer output signal 7.7'
...Watchdog timer restart program 8.8'...Watchdog timer meeting test program 9.9'...Switching device fl 10.10'...
Signal input device 11.11'...Switching command output device Patent Σ1 person Toshiba Corporation Representative Patent attorney Norio Ishii Figure 2 Figure 4

Claims (1)

【特許請求の範囲】[Claims] プログラム暴走検出装置としてウォッチドッグタイマを
備え、前記ウォッチドッグタイマがプログラムの暴走を
検出した信号により、計算機の異常を他の計算機又は運
転員に通知して、計算機の自動再起動又は保守を行なう
計算機システムにおいて、ウォッチドッグタイマによっ
てプログラムの暴走を検出した信号を切替回路にて切替
えることにより計算機へ入力し、前記入力された信号の
存否を検出してウォッチドッグタイマ自身の試験を行な
うことを特徴とするプログラム暴走検出装置の試験方法
A computer that is equipped with a watchdog timer as a program runaway detection device, and uses a signal from which the watchdog timer detects a program runaway to notify other computers or operators of a computer abnormality, thereby automatically restarting or maintaining the computer. The system is characterized in that a signal detected by a watchdog timer to detect program runaway is inputted to a computer by being switched by a switching circuit, and the watchdog timer itself is tested by detecting the presence or absence of the input signal. A test method for a program runaway detection device.
JP60211632A 1985-09-25 1985-09-25 Testing method for program runaway detecting device Pending JPS6272038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60211632A JPS6272038A (en) 1985-09-25 1985-09-25 Testing method for program runaway detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60211632A JPS6272038A (en) 1985-09-25 1985-09-25 Testing method for program runaway detecting device

Publications (1)

Publication Number Publication Date
JPS6272038A true JPS6272038A (en) 1987-04-02

Family

ID=16608989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60211632A Pending JPS6272038A (en) 1985-09-25 1985-09-25 Testing method for program runaway detecting device

Country Status (1)

Country Link
JP (1) JPS6272038A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395636A (en) * 1989-09-08 1991-04-22 Nissan Motor Co Ltd Diagnostic system for fail-safe circuit
JPH0552945U (en) * 1991-12-18 1993-07-13 日本電気ホームエレクトロニクス株式会社 Runaway monitoring device
JP2017016601A (en) * 2015-07-07 2017-01-19 アルパイン株式会社 Action confirming system for watchdog timers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395636A (en) * 1989-09-08 1991-04-22 Nissan Motor Co Ltd Diagnostic system for fail-safe circuit
JPH0552945U (en) * 1991-12-18 1993-07-13 日本電気ホームエレクトロニクス株式会社 Runaway monitoring device
JP2017016601A (en) * 2015-07-07 2017-01-19 アルパイン株式会社 Action confirming system for watchdog timers

Similar Documents

Publication Publication Date Title
JPH09251443A (en) Processor fault recovery processing method for information processing system
JPS6272038A (en) Testing method for program runaway detecting device
JPH02294739A (en) Fault detecting system
JPH02226432A (en) Clock fault processing system
JPS63268042A (en) Mutual monitor system for microcomputer
KR102471314B1 (en) A System and Method of Health Management for On-the-fly Repairing of Order Violation in Airborne Software
JP2836084B2 (en) Computer inspection equipment
JP2922981B2 (en) Task execution continuation method
JPH1078896A (en) Industrial electronic computer
JPH0149975B2 (en)
JPS61101845A (en) Test system of information processor
JPS60254333A (en) Data processor
JPS63255742A (en) Data processor
JPS6162941A (en) Inspection system of information processor
JPH03253945A (en) Abnormality recovery processing function confirming system for data processing system
JPS6162944A (en) Method for inspecting information processor
JPS6162942A (en) Inspection system of information processor
CN116483631A (en) Comprehensive electrical system based on cold and hot dual-backup mechanism and operation method thereof
JPS5822459A (en) Interruption request monitoring system
JPS6223335B2 (en)
JPS6162945A (en) Method for inspecting information processor
JPS6162943A (en) Method for inspecting information processor
JPH01231153A (en) Fault processing system
JP2001256081A (en) Information processor
JPH02183852A (en) Data processor